40納米低漏電ARM Cortex-A9雙核測(cè)試芯片成功流片

　　國(guó)際領(lǐng)先的IC設(shè)計(jì)公司及一站式服務(wù)供應(yīng)商—燦芯半導(dǎo)體(上海)有限公司(以下簡(jiǎn)稱“燦芯半導(dǎo)體”)與中芯國(guó)際集成電路制造有限公司(“中芯國(guó)際”)及ARM今日聯(lián)合宣布，采用中芯國(guó)際40納米低漏電工藝的ARM Cortex-A9 MPCore雙核測(cè)試芯片首次成功流片。

　　該測(cè)試芯片基于ARM Cortex-A9雙核處理器設(shè)計(jì)，采用了中芯國(guó)際的40納米低漏電工藝。處理器使用了一個(gè)集32K I-Cache和32K D-Cache，128 TLB entries，NEON 技術(shù)，以及包括調(diào)試和追蹤技術(shù)的CoreSight 設(shè)計(jì)套件。除高速標(biāo)準(zhǔn)單元庫(kù)，該測(cè)試芯片還采用高速定制存儲(chǔ)器和單元庫(kù)以提高性能。設(shè)計(jì)規(guī)則檢測(cè)之簽核流程(sign-off)結(jié)果已達(dá)到900MHz(WC)，預(yù)計(jì)2012年第二季度流片結(jié)束后，實(shí)測(cè)結(jié)果將達(dá)到1.0GHz。

　　燦芯半導(dǎo)體總裁兼首席執(zhí)行官職春星博士指出：“ARM Cortex-A9雙核測(cè)試芯片采用了中芯國(guó)際的40納米低漏電工藝，大幅縮短了整個(gè)芯片設(shè)計(jì)時(shí)間，并且降低了開發(fā)成本與流片風(fēng)險(xiǎn)，這一系列工藝技術(shù)和設(shè)計(jì)上的優(yōu)化措施將推動(dòng)高性能的Cortex-A9處理器快速面市。我們很高興在處理器內(nèi)核及其優(yōu)化實(shí)現(xiàn)上與ARM及中芯國(guó)際建立緊密的合作伙伴關(guān)系，該測(cè)試芯片的順利流片再次證明了三家公司合作的成功。有了ARM和中芯國(guó)際的支持，我們必將為需要高性能ARM內(nèi)核的客戶帶來(lái)巨大價(jià)值。”

　　中芯國(guó)際首席商務(wù)長(zhǎng)季克非表示：“通過(guò)與ARM和燦芯的密切合作，中芯國(guó)際能夠?yàn)榭蛻籼峁┮粋€(gè)快速實(shí)現(xiàn)從設(shè)計(jì)到生產(chǎn)的完整平臺(tái)。我們十分重視與燦芯、ARM的合作伙伴關(guān)系。也正因?yàn)樗麄兊呐?，我們才能達(dá)成此40納米技術(shù)的重要里程碑，這對(duì)我們‘為客戶提供最先進(jìn)的制程技術(shù)’的共同承諾是最有力的證明。中芯國(guó)際40納米技術(shù)結(jié)合ARM Cortex-A9處理器和燦芯的設(shè)計(jì)流程，將有助于滿足高性能和低功耗消費(fèi)電子產(chǎn)品日益增長(zhǎng)的需求。”

　　ARM中國(guó)區(qū)總裁吳雄昂說(shuō)：“在中國(guó)，ARM堅(jiān)持致力于與合作伙伴共同努力，創(chuàng)造一個(gè)推動(dòng)創(chuàng)新與成長(zhǎng)的生態(tài)系統(tǒng)。這個(gè)與燦芯半導(dǎo)體、中芯國(guó)際共同創(chuàng)造的重要里程碑，證明了通過(guò)我們的合作，可以承諾并最終實(shí)現(xiàn)以高性能、低功耗的產(chǎn)品，來(lái)更快地滿足市場(chǎng)不同領(lǐng)域的需求。”