現(xiàn)場(chǎng)可編程門陣列(fpga) 文章進(jìn)入現(xiàn)場(chǎng)可編程門陣列(fpga)技術(shù)社區(qū)

DSP和FPGA在大尺寸激光數(shù)控加工系統(tǒng)中的運(yùn)用

　　激光切割和雕刻以其精度高、視覺效果好等特性，被廣泛運(yùn)用于廣告業(yè)和航模制造業(yè)。在大尺寸激光加工系統(tǒng)的開發(fā)過程中，加工速度與加工精度是首先要解決的問題。解決速度問題的一般方法是在電機(jī)每次運(yùn)動(dòng)前、后設(shè)置加、減速區(qū)，但這會(huì)使加工數(shù)據(jù)總量成倍增加。除此之外，龐大的數(shù)據(jù)計(jì)算量也需要一個(gè)專門的高性能處理器來實(shí)現(xiàn)。　　FPGA(現(xiàn)場(chǎng)可編程門陣列)在并行信號(hào)處理方面具有極大的優(yōu)勢(shì)。本系統(tǒng)采用FPGA作為加工數(shù)據(jù)的執(zhí)行器件。這種解決方案突出的特點(diǎn)是讓運(yùn)動(dòng)控制的處理部分以獨(dú)立的、硬件性方式展開，增加系統(tǒng)的性能和可靠性，
關(guān)鍵字： DSP FPGA

零基礎(chǔ)學(xué)FPGA （十八）談可編程邏輯設(shè)計(jì)思想與技巧！對(duì)您肯定有用！

　　今天給大家?guī)淼氖俏覀冊(cè)贔PGA設(shè)計(jì)中經(jīng)常要遇到的設(shè)計(jì)技巧與思想，即乒乓操作，串并轉(zhuǎn)換，流水線操作和跨時(shí)鐘域信號(hào)的同步問題。　　之前也看過一些書，也在網(wǎng)上找過一些資料，不過小墨發(fā)現(xiàn)大部分都是理論講解，僅僅是給一個(gè)框圖就沒事了，或者是好幾個(gè)網(wǎng)站的資料都是一樣的，都是復(fù)制的一個(gè)地方的，僅僅是講解，沒有實(shí)例，要不就是某個(gè)網(wǎng)站提供源碼，但是要注冊(cè)，還要花什么積分，沒有積分還得要錢...很不利于初學(xué)者的學(xué)習(xí)(人與人之間怎么就不能多點(diǎn)信任呢~還要錢...)。所以小墨想寫這么一篇文章來介紹一下這4種思想，理論部
關(guān)鍵字： FPGA 可編程邏輯設(shè)計(jì)

【從零開始走進(jìn)FPGA】 SignalTap II Logic Analyzer

　　一、為啥別忘了我　　嵌入式邏輯分析儀—SigbalTap II，是Altera Quartus II 自帶的嵌入式邏輯分析儀，與Modelsim軟件仿真有所不同，是在線式的仿真，更準(zhǔn)確的觀察數(shù)據(jù)的變化，方便調(diào)試。　　很多學(xué)過單片機(jī)的孩子認(rèn)為，單片機(jī)可以在線單步調(diào)試，而FPGA是并發(fā)的，不能單步調(diào)試，這使得FPGA的調(diào)試學(xué)習(xí)帶來了困難。其實(shí)這個(gè)說法不是完全正確的。別忘了，還有SignalTap II Logic Analyzer。有了這個(gè)嵌入式邏輯分析儀，在調(diào)試多通道或單通道數(shù)據(jù)，進(jìn)
關(guān)鍵字： FPGA SignalTap

基于FPGA和51單片機(jī)的信號(hào)發(fā)生器設(shè)計(jì)

　　信號(hào)發(fā)生器又稱為波形發(fā)生器是一種常用的信號(hào)源并且廣泛應(yīng)用于電子電路、通信、控制和教學(xué)實(shí)驗(yàn)等領(lǐng)域的重要儀器之一。為了降低傳統(tǒng)函數(shù)信號(hào)發(fā)生器成本，改善信號(hào)發(fā)生器低頻穩(wěn)定性。筆者結(jié)合FPGA和51單片機(jī)產(chǎn)生0.596 Hz頻率精度函數(shù)信號(hào)。筆者設(shè)計(jì)通過51單片機(jī)控制函數(shù)信號(hào)類型以及相關(guān)參數(shù)，用戶可通過按鍵設(shè)置需要的波形、波形幅度、波形頻率以及方波的占空比、相位。本文設(shè)計(jì)方案不僅具有良好的經(jīng)濟(jì)前景，也可以為當(dāng)代高等教育深化改革做一個(gè)參考方向。　　1 系統(tǒng)設(shè)計(jì)方案　　1.1 系統(tǒng)硬件設(shè)計(jì) 　　本文中設(shè)
關(guān)鍵字： FPGA 51單片機(jī)

FPGA系統(tǒng)設(shè)計(jì)的仿真驗(yàn)證之： ModelSim的仿真流程

　　7.3 ModelSim的仿真流程　　7.3.1 ModelSim的安裝　　ModelSim的最新版本可以從互連網(wǎng)上免費(fèi)得到，需要購買的只是License文件。ModelSim的下載地址為http：//www.model.com/。打開網(wǎng)站頁面后可以點(diǎn)擊Download，用戶填寫完一張表格以后可以得到一個(gè)小時(shí)的下載時(shí)間。　　獲得License的方法有很多種。　　首先可以在線申請(qǐng)License文件，選取“開始→程序→ModelSim SE 5.8c&rar
關(guān)鍵字： FPGA ModelSim

FPGA系統(tǒng)設(shè)計(jì)的仿真驗(yàn)證之： ModelSim仿真工具簡(jiǎn)介

　　7.2 ModelSim仿真工具簡(jiǎn)介　　ModelSim是Model Technology(Mentor Graphics的子公司)的DHL硬件描述語言的仿真軟件，該軟件可以用來實(shí)現(xiàn)對(duì)設(shè)計(jì)的VHDL、Verilog或者是兩種語言混合的程序進(jìn)行仿真，同時(shí)也支持IEEE常見的各種硬件描述語言標(biāo)準(zhǔn)。　　無論從友好的使用界面和調(diào)試環(huán)境來看，還是從仿真速度和仿真效果來看，ModelSim都可以算得上是業(yè)界最優(yōu)秀的HDL語言仿真軟件。它是惟一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器，是做FPG
關(guān)鍵字： FPGA ModelSim

基于Modelsim FLI接口的FPGA仿真技術(shù)

　　1、Modelsim 及 FLI接口介紹　　Modelsim是 Model Technology(Mentor Graphics的子公司)的 HDL 硬件描述語言仿真軟件，可以實(shí)現(xiàn) VHDL, Verilog，以及 VHDL-Verilog 混合設(shè)計(jì)的仿真。除此之外，Modelsim還能夠與 C 語言一起實(shí)現(xiàn)對(duì) HDL 設(shè)計(jì)文件的協(xié)同仿真。同時(shí)，相對(duì)于大多數(shù)的 HDL 仿真軟件來說，Modelsim 在仿真速度上也有明顯優(yōu)勢(shì)。這些特點(diǎn)使 Modelsim 越來越受到 EDA設(shè)計(jì)者、尤其是 FPGA
關(guān)鍵字： Modelsim FPGA

16個(gè)信號(hào)源設(shè)計(jì)匯總，包括無線電、DDS等

　　信號(hào)發(fā)生器是一種能提供各種頻率、波形和輸出電平電信號(hào)的設(shè)備。在測(cè)量各種電信系統(tǒng)或電信設(shè)備的振幅特性、頻率特性、傳輸特性及其它電參數(shù)時(shí)，以及測(cè)量元器件的特性與參數(shù)時(shí)，用作測(cè)試的信號(hào)源或激勵(lì)源。　　無線電導(dǎo)航數(shù)字信號(hào)源的系統(tǒng)設(shè)計(jì)，完整參考方案　　本無線電導(dǎo)航數(shù)字信號(hào)源總體設(shè)計(jì)思想采用直接數(shù)字頻率合成器(DDS)技術(shù)，設(shè)計(jì)精確的時(shí)鐘參考源精度、頻率和相位累加器字長(zhǎng)和正弦波函數(shù)表，實(shí)現(xiàn)研制技術(shù)要求的輸出頻率變化范圍、頻率變化步長(zhǎng)和頻率精度的調(diào)制正弦信號(hào)形式。　　基于DDFS的程控音頻儀器測(cè)試信號(hào)源
關(guān)鍵字：無線電 FPGA

基于FPGA的高精度信號(hào)源的設(shè)計(jì)

　　引言　　近年來電子信息技術(shù)飛速發(fā)展，使得各領(lǐng)域?qū)π盘?hào)源的要求不斷提高，不但要求其頻率穩(wěn)定度和準(zhǔn)確度高，頻率改變方便，而且還要求可以產(chǎn)生任意波形，輸出不同幅度的信號(hào)等。DDFS技術(shù)是自上世紀(jì)70年代出現(xiàn)的一種新型的直接頻率合成技術(shù)。DDFS技術(shù)是在信號(hào)的采樣定理的基礎(chǔ)上提出來的，從“相位”的概念出發(fā)，進(jìn)行頻率合成，不但可利用晶體振蕩的高頻率穩(wěn)定度、高準(zhǔn)確度，且頻率改變方便，轉(zhuǎn)換速度快，便于產(chǎn)生任意波形等，因此，DDFS技術(shù)是目前高精密度信號(hào)源的核心技術(shù)。　　1 DDFS技
關(guān)鍵字： FPGA DDFS

基于DDS跳頻信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn)

　　0 引言　　跳頻通信具有較強(qiáng)的抗干擾、抗多徑衰落、抗截獲等能力，已廣泛應(yīng)用于軍事、交通、商業(yè)等各個(gè)領(lǐng)域。頻率合成器是跳頻系統(tǒng)的心臟，直接影響到跳頻信號(hào)的穩(wěn)定性和產(chǎn)生頻率的準(zhǔn)確度。目前頻率合成主要有三種方法：直接模擬合成法、鎖相環(huán)合成法和直接數(shù)字合成法(DDS)。直接模擬合成法利用倍頻(乘法)、分頻(除法)、混頻(加法與減法)及濾波，從單一或幾個(gè)參考頻率中產(chǎn)生多個(gè)所需的頻率。該方法頻率轉(zhuǎn)換時(shí)間快(小于100ns)，但是體積大、功耗高，目前已基本不用。鎖相環(huán)合成法通過鎖相環(huán)完成頻率的加、減、乘、除運(yùn)算
關(guān)鍵字： DDS FPGA

小梅哥和你一起深入學(xué)習(xí)FPGA之?dāng)?shù)碼管動(dòng)態(tài)掃描（下）

　　　　測(cè)試平臺(tái)設(shè)計(jì) 　　本實(shí)驗(yàn)主要對(duì)數(shù)碼管驅(qū)動(dòng)引腳的狀態(tài)與預(yù)期進(jìn)行比較和分析，通過仿真，驗(yàn)證設(shè)計(jì)的正確性和合理性。數(shù)碼管驅(qū)動(dòng)模塊的testbench如下所示：　　`timescale 1ns/1ns 　　module DIG_LED_DRIVE_tb; 　　reg [23:0]data; 　　reg clk; 　　reg rst_n; 　　wire [7:0]seg; 　　wire [2:0]sel; 　　DIG_LED_DRIVE DIG_LED_DRIVE
關(guān)鍵字： FPGA 動(dòng)態(tài)掃描

千兆采樣ADC確保直接RF變頻

　　隨著模數(shù)轉(zhuǎn)換器(ADC)的設(shè)計(jì)與架構(gòu)繼續(xù)采用尺寸更小的過程節(jié)點(diǎn)，一種新的千兆赫ADC產(chǎn)品應(yīng)運(yùn)而生。能以千兆赫速率或更高速率進(jìn)行直接RF采樣且不產(chǎn)生交織偽像的ADC為通信系統(tǒng)、儀器儀表和雷達(dá)應(yīng)用的直接RF數(shù)字化帶來了全新的系統(tǒng)解決方案。　　最先進(jìn)的寬帶ADC技術(shù)可以實(shí)現(xiàn)直接RF采樣。就在不久前，唯一可運(yùn)行在GSPS (Gsample/s)下的單芯片ADC架構(gòu)是分辨率為6位或8位的Flash轉(zhuǎn)換器。這些器件能耗極高，且通常無法提供超過7位的有效位數(shù)(ENOB)，這是由于Flash架構(gòu)的幾何尺寸與功耗限
關(guān)鍵字： ADC RF 轉(zhuǎn)換器 LVDS FPGA

選擇合適的轉(zhuǎn)換器：JESD204B與LVDS對(duì)比

　　1 為不同應(yīng)用提供不同選擇　　對(duì)于數(shù)據(jù)轉(zhuǎn)換器的高速串行傳輸，不同的應(yīng)用有不同的選擇。十多年來，數(shù)據(jù)轉(zhuǎn)換器制造商一直選擇LVDS作為主要差分信號(hào)技術(shù)。盡管有些LVDS應(yīng)用可使用更高的數(shù)據(jù)速率，但目前該市場(chǎng)上的轉(zhuǎn)換器廠商可提供的最大LVDS數(shù)據(jù)速率仍然為0.8至1 Gbps。LVDS技術(shù)一直難以滿足轉(zhuǎn)換器的帶寬要求。LVDS受TIA/EIA 644A規(guī)范控制，這是一項(xiàng)LVDS核心制造商的行業(yè)標(biāo)準(zhǔn)。該規(guī)范可作為設(shè)計(jì)人員的最佳實(shí)踐指南，提高不同廠商的LVDS發(fā)送器及接收器兼容性。同樣，沒有完全遵守LVDS
關(guān)鍵字： JESD204B LVDS 轉(zhuǎn)換器 FPGA PHY

實(shí)現(xiàn)基于USB3.0技術(shù)的高清攝像頭系統(tǒng)設(shè)計(jì)

　　高清圖像質(zhì)量已經(jīng)快速成為現(xiàn)代家庭中多媒體產(chǎn)品的標(biāo)準(zhǔn)配置。在該領(lǐng)域之外的許多應(yīng)用中，更高的分辨率、更好的對(duì)比度、更大的色深和更快的幀率也都越來越受歡迎，這些應(yīng)用包括安保、醫(yī)療成像和工廠生產(chǎn)線檢測(cè)系統(tǒng)等等。當(dāng)然，盡管增強(qiáng)型成像技術(shù)在不久的將來更加流行似乎是板上釘釘?shù)氖虑?，但這將取決于支持更高數(shù)據(jù)傳輸能力的先進(jìn)半導(dǎo)體技術(shù)的發(fā)展。本文將以實(shí)例闡述半導(dǎo)體技術(shù)所取得的進(jìn)展。　　雖然USB連接標(biāo)準(zhǔn)開始并沒有引起太多關(guān)注，但從上世紀(jì)90年代中期第一次脫穎而出已經(jīng)改變了很多，它現(xiàn)在已經(jīng)遠(yuǎn)遠(yuǎn)不只是為低數(shù)據(jù)速率的鼠標(biāo)和
關(guān)鍵字： USB FIFO 緩沖器 FPGA 顯示器

駿龍科技最新物聯(lián)網(wǎng)開發(fā)套件和電機(jī)驅(qū)動(dòng)方案擴(kuò)展Altera MAX 10 FPGA的應(yīng)用

　　領(lǐng)先的技術(shù)分銷商駿龍科技有限公司發(fā)布了基于Altera MAX® 10的“Mpression Odyssey(奧德賽)”物聯(lián)網(wǎng)開發(fā)套件和電機(jī)驅(qū)動(dòng)方案。Altera的MAX® 10 FPGA在低成本、單芯片、瞬時(shí)上電的可編程邏輯器件中提供了先進(jìn)的處理能力，駿龍科技推出的產(chǎn)品進(jìn)一步驗(yàn)證了MAX® 10 FPGA的卓越性能，并進(jìn)一步豐富了Altera公司的工業(yè)解決方案。　　“Mpression Odyssey(奧德賽)”開發(fā)套件是一
關(guān)鍵字：駿龍科技物聯(lián)網(wǎng) FPGA

共6399條 125/427 |‹ « 123 124 125 126 127 128 129 130 131 132 » ›|

現(xiàn)場(chǎng)可編程門陣列(fpga)介紹

您好，目前還沒有人創(chuàng)建詞條現(xiàn)場(chǎng)可編程門陣列(fpga)!
歡迎您創(chuàng)建該詞條，闡述對(duì)現(xiàn)場(chǎng)可編程門陣列(fpga)的理解，并與今后在此搜索現(xiàn)場(chǎng)可編程門陣列(fpga)的朋友們分享。創(chuàng)建詞條