首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 現(xiàn)場可編程門陣列(fpga)

現(xiàn)場可編程門陣列(fpga) 文章 進入現(xiàn)場可編程門陣列(fpga)技術(shù)社區(qū)

FPGA基礎(chǔ)之時序設(shè)計

  • FPGA設(shè)計一個很重要的設(shè)計是時序設(shè)計，而時序設(shè)計的實質(zhì)就是滿足每一個觸發(fā)器的建立(Setup)/保持(Hold)時間的要求。建立時間(Setup Time)：是指在觸發(fā)器的時鐘信號上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時間，如果建立時間
  • 關(guān)鍵字： FPGA  基礎(chǔ)  時序設(shè)計    

邏輯分析儀測試在基于FPGA的LCD顯示控制中的應(yīng)用

  • 邏輯分析儀測試在基于FPGA的LCD顯示控制中的應(yīng)用摘要：邏輯分析儀作為基礎(chǔ)儀器，應(yīng)該在基礎(chǔ)數(shù)字電路教學(xué)中得到廣泛應(yīng)用。本文介紹了基于FPGA的液晶顯示控制設(shè)計方案，通過使用OLA2032B邏輯分析儀，對控制線進行監(jiān)測與
  • 關(guān)鍵字： FPGA  LCD  邏輯分析儀  測試    

基于FPGA的高精度相位差測量算法實現(xiàn)

  • 摘要：首先介紹了兩種高精度相位差測量算法，一種是基于直接數(shù)字頻率合成(DDS)的相關(guān)測量法，另一種是基于快速傅里葉變換(FFT)的FFT測量法。其次，通過理論仿真分析兩種算法在不同信噪比和數(shù)據(jù)長度下的性能，并在此基
  • 關(guān)鍵字： FPGA  高精度  測量算法  相位差    

三模冗余乘法器的設(shè)計與實現(xiàn)

  • 現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)可通過用戶軟件編程來配置生成硬件電路，極大提高了電子系統(tǒng)設(shè)計中的靈活性和通用性，因而被廣泛應(yīng)用于航天、通信、醫(yī)療和工控等重要領(lǐng)域。但在空間環(huán)境中，基于SRAM的FPGA容易受SEU(Single Event Upset)和SETs(Single Event Transients)的影響，從而導(dǎo)致系統(tǒng)故障。DMR(Dual Modular Redundancy)和TMR(Triple Modular Redundancy
  • 關(guān)鍵字： 乘法器  FPGA  

CY7C68013與FPGA接口的Verilog HDL實現(xiàn)

  • 0 引 言USB(通用串行總線)是英特爾、微軟、IBM、康柏等公司1994年聯(lián)合制定的一種通用串行總線規(guī)范，它解決了與網(wǎng)絡(luò)通信問題，而且端口擴展性能好、容易使用。最新的USB2.0支持3種速率：低速1.5 Mbit/s，全速12 Mbit/
  • 關(guān)鍵字： Verilog  C68013  68013  FPGA    

基于FPGA的程控濾波器的設(shè)計

  • 摘要：以單片機和可編程邏輯器件(FPGA)為控制核心，設(shè)計了一個程控濾波器，實現(xiàn)了小信號程控放大、程控調(diào)整濾波器截止頻率和幅頻特性測試的功能。其中放大模塊由可變增益放大器AD603實現(xiàn)，最大增益60dB，10dB步進可調(diào)
  • 關(guān)鍵字： FPGA  程控濾波器    

賽靈思Kintex-7 FPGA DDR3接口性能演示

基于FPGA和USB 2．0的數(shù)字圖像采集系統(tǒng)設(shè)計

  • 摘要：隨著技術(shù)的發(fā)展，工業(yè)檢測技術(shù)受到人們的重視，其中圖像檢測由于其具有直觀，方便，信息量較全面而使得它在工業(yè)檢測方面具有重要的應(yīng)用。以FPGA作為控制核心，設(shè)計了一個小型圖像采集系統(tǒng)。通過FPGA實現(xiàn)CMOS圖
  • 關(guān)鍵字： USB  系統(tǒng)  設(shè)計  采集  數(shù)字  FPGA  基于  圖像  

基于FPGA和MCU的CAN-VME總線轉(zhuǎn)換設(shè)計

  • 摘要：為了擴展VME總線和CAN總線的應(yīng)用范圍，充分利用兩種總線的不同傳輸特點，采用了模塊設(shè)計方法，提出一種基于FPGA和MCU的總線轉(zhuǎn)換方案。該方案給出了FPGA與上位VME總線部分的VME總線接口設(shè)計，利用MCU控制CPLD擴
  • 關(guān)鍵字： CAN-VME  FPGA  MCU  總線    

基于FPGA的網(wǎng)絡(luò)圖像采集處理系統(tǒng)設(shè)計

  • 摘要：介紹一種基于FPGA的網(wǎng)絡(luò)圖像采集處理系統(tǒng)設(shè)計，該系統(tǒng)采用單片F(xiàn)PGA，實現(xiàn)了圖像的采集、壓縮和網(wǎng)絡(luò)傳輸功能，具有體積小，集成度高，算法升級靈活方便的特點。詳述了模塊的圖像采集邏輯、RAM控制邏輯、壓縮算法
  • 關(guān)鍵字： FPGA  網(wǎng)絡(luò)  圖像采集  處理系統(tǒng)    

基于FPGA的PS/2鼠標接口設(shè)計方法及其應(yīng)用

  • 引言當前嵌入式系統(tǒng)技術(shù)已得到了廣泛應(yīng)用，但傳統(tǒng)嵌入式系統(tǒng)的人機接口多采用小鍵盤操作的文本菜單方式...
  • 關(guān)鍵字： FPGA  鼠標接口  嵌入式系統(tǒng)  

基于FPGA的存儲測試系統(tǒng)

  • 針對某些特殊的測試試驗要求測試系統(tǒng)高性能、微體積、低功耗，在存儲測試理論基礎(chǔ)上，進行了動態(tài)存儲測試系...
  • 關(guān)鍵字： FPGA  存儲測試  采樣頻率  

基于FPGA及嵌入式CPU（NiosⅡ）的TFT-LCD接口設(shè)計

  • 基于FPGA及嵌入式CPU（NiosⅡ）的TFT-LCD接口設(shè)計,摘要：本文介紹了一種基于 FPGA及 NiosII軟核處理器與 TFT-LCD接口的方法。它直接采用 CPU對存貯器的讀寫，實現(xiàn)了對 TFT-LCD屏的實時操作。它具有直接、有效和速度快等特點。該設(shè)計使 CPU對 TFT-LCD的控制極其簡單化
  • 關(guān)鍵字： TFT-LCD  接口  設(shè)計  Nios  CPU  FPGA  嵌入式  基于  

一種基于FPGA的真隨機數(shù)發(fā)生器設(shè)計與實現(xiàn)

  • 摘要：設(shè)計并實現(xiàn)了一種基于FPGA的真隨機數(shù)發(fā)生器，利用一對振蕩環(huán)路之間的相位漂移和抖動以及亞穩(wěn)態(tài)作為隨機源，使用線性反饋移位寄存器的輸出與原始序列運算作為后續(xù)處理。在Xilinx Virtex-5平臺的測試實驗中，探討
  • 關(guān)鍵字： FPGA  隨機數(shù)發(fā)生器    

基于DSP與FPGA 的HDLC實現(xiàn)方案

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
  • 關(guān)鍵字： DSP  FPGA  HDLC  
共6399條 241/427 |‹ « 239 240 241 242 243 244 245 246 247 248 » ›|

現(xiàn)場可編程門陣列(fpga)介紹

您好，目前還沒有人創(chuàng)建詞條現(xiàn)場可編程門陣列(fpga)!
歡迎您創(chuàng)建該詞條，闡述對現(xiàn)場可編程門陣列(fpga)的理解，并與今后在此搜索現(xiàn)場可編程門陣列(fpga)的朋友們分享。    創(chuàng)建詞條

熱門主題

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473