現(xiàn)場(chǎng)可編程門(mén)陣列(fpga) 文章進(jìn)入現(xiàn)場(chǎng)可編程門(mén)陣列(fpga)技術(shù)社區(qū)

賽靈思推出Virtex-5 FXT FPGA ML510 嵌入式開(kāi)發(fā)平臺(tái)

　　賽靈思公司日前宣布推出 Virtex-5 FXT FPGA ML510 嵌入式開(kāi)發(fā)平臺(tái)，用于開(kāi)發(fā)支持雙處理器的高性能嵌入式系統(tǒng)。這一新的開(kāi)發(fā)平臺(tái)基于集成雙 Power PC? 440處理器的 Virtex-5 FXT FPGA，并且可以支持 Linux和VxWorks 操作系統(tǒng)，為軟件和硬件設(shè)計(jì)團(tuán)隊(duì)提供了無(wú)與倫比的靈活性和計(jì)算能力。　　結(jié)合豐富的參考設(shè)計(jì)和由屢獲殊榮的開(kāi)發(fā)工具、配置向?qū)Ш?IP 組成的賽靈思嵌入式開(kāi)發(fā)套件（EDK），ML510 嵌入式開(kāi)發(fā)平臺(tái)為構(gòu)建利用雙處理器完成專用分配功
關(guān)鍵字： xilinx FPGA WiMAX

基于單片機(jī)和FPGA的簡(jiǎn)易數(shù)字存儲(chǔ)示波器設(shè)計(jì)

l 引言　　與傳統(tǒng)模擬示波器相比．?dāng)?shù)字存儲(chǔ)示波器不僅具有可存儲(chǔ)波形、體積小、功耗低，使用方便等優(yōu)點(diǎn)，而且還具有強(qiáng)大的信號(hào)實(shí)時(shí)處理分析功能。在電子測(cè)量領(lǐng)域，數(shù)字存儲(chǔ)示波器正在逐漸取代模擬示波器。但目前我國(guó)使用高性能數(shù)字存儲(chǔ)示波器主要依靠國(guó)外產(chǎn)品，而且價(jià)格昂貴。因此研究數(shù)字存儲(chǔ)示波器具有重要價(jià)值。借于此，提出了一種簡(jiǎn)易數(shù)字存儲(chǔ)示波器的設(shè)計(jì)方案，經(jīng)測(cè)試，性能優(yōu)良。 2 數(shù)字存儲(chǔ)示波器基本工作原理　　數(shù)字存儲(chǔ)示波器與模擬示波器不同在于信號(hào)進(jìn)入示波器后立刻通過(guò)高速A／D轉(zhuǎn)換器將模擬信號(hào)前端快速采樣，存儲(chǔ)其
關(guān)鍵字：單片機(jī) FPGA 放大器示波器

基于FPGA的低成本虛擬測(cè)試系統(tǒng)實(shí)現(xiàn)

1 引言　　傳統(tǒng)測(cè)試測(cè)量?jī)x存在價(jià)格昂貴、體積龐大、數(shù)據(jù)傳輸速率低、存儲(chǔ)顯示困難等問(wèn)題，本文選用FPGA實(shí)現(xiàn)數(shù)據(jù)處理、邏輯控制，充分利用PC機(jī)，結(jié)合Labwindows圖形化上層應(yīng)用軟件界面生成的虛擬測(cè)試系統(tǒng)具有較強(qiáng)的競(jìng)爭(zhēng)力。本系統(tǒng)在FPGA單板單片主控器件控制下，實(shí)現(xiàn)兩路獨(dú)立、幅值可控的信號(hào)發(fā)生器，一路虛擬存儲(chǔ)示波器，具有外部觸發(fā)信號(hào)和采樣時(shí)鐘的16路高速邏輯分析儀。 2硬件設(shè)計(jì) 2.1硬件系統(tǒng)框圖　　硬件系統(tǒng)設(shè)計(jì)是以并行處理能力強(qiáng)、可重配置的低端FPGA單片EP1C6為主控器件。圖1所示為硬
關(guān)鍵字：虛擬測(cè)試 FPGA

用FPGA實(shí)現(xiàn)的RC6算法的研究

引言　　RC6是作為AES(Advanced Encryption Standard)的候選算法提交給NIST(美國(guó)國(guó)家標(biāo)準(zhǔn)局)的一種新的分組密碼。它是在RC5的基礎(chǔ)上設(shè)計(jì)的，以更好地符合AES的要求，且提高了安全性，增強(qiáng)了性能。根據(jù)AES的要求，一個(gè)分組密碼必須處理128位輸入／輸出數(shù)據(jù)。盡管RC5是一個(gè)非?？斓姆纸M密碼，但它處理128位分組塊時(shí)用了2個(gè)64位工作寄存器；而AES目前在講究效率和簡(jiǎn)潔方面不支持64位操作，于是RC6修正這個(gè)錯(cuò)誤，使用4個(gè)32位寄存器而不是2個(gè)64位寄存器，以更好地實(shí)
關(guān)鍵字： FPGA RC6

低功耗、DFM及高速接口是65/40納米設(shè)計(jì)重點(diǎn)

???? 近兩年，國(guó)際上大的半導(dǎo)體公司都推出了65納米產(chǎn)品，并開(kāi)始了45納米/40納米產(chǎn)品的研發(fā)，而國(guó)內(nèi)也已經(jīng)有五六家企業(yè)開(kāi)始了65納米的設(shè)計(jì)。但總體來(lái)說(shuō)，65納米/40納米設(shè)計(jì)目前仍然還是一個(gè)新生事物，企業(yè)要解決一系列的技術(shù)難題。為此，我們邀請(qǐng)F(tuán)PGA企業(yè)、EDA企業(yè)、IP企業(yè)、芯片制造企業(yè)共同探討新工藝技術(shù)的研發(fā)關(guān)鍵點(diǎn)。 ? ????主持人?趙艷秋 ? ??&nbs
關(guān)鍵字：半導(dǎo)體 FPGA 功耗功率管理 Altera 65納米

FPGA技術(shù)如何幫助數(shù)字電視實(shí)現(xiàn)快速上市

從模擬廣播向數(shù)字廣播的轉(zhuǎn)變?yōu)闃I(yè)界提供了令人振奮的新服務(wù)和掙錢機(jī)會(huì)，而OEM廠商之間為生產(chǎn)更有價(jià)格吸引...
關(guān)鍵字： FPGA 數(shù)字電視

Xilinx 發(fā)布行業(yè)最大容量的領(lǐng)域優(yōu)化FPGA 器件

　　賽靈思公司宣布開(kāi)始批量供應(yīng) Virtex-5 SX240T 和 FX200T 兩款器件，同時(shí)還新推出了 Virtex-5 TXT FPGA 平臺(tái)，旨在幫助高性能系統(tǒng)的架構(gòu)和設(shè)計(jì)人員實(shí)現(xiàn)高性能、低功耗以及產(chǎn)品盡快推向市場(chǎng)等方面的目標(biāo)。基于業(yè)界領(lǐng)先的高性能 Virtex-5 FPGA 架構(gòu)，這些器件為客戶提供了性能最高的可配置 DSP 平臺(tái)、唯一嵌入 PowerPC® 雙處理器的 FPGA 器件、以及全球最高帶寬的串行連接能力。　　Ross Video 公司高級(jí)設(shè)計(jì)工程師 Mario LeCa
關(guān)鍵字： Xilinx FPGA

3-DES算法的FPGA實(shí)現(xiàn)

引言從技術(shù)角度講，網(wǎng)絡(luò)安全除了依賴安全的網(wǎng)絡(luò)通信協(xié)議及應(yīng)用協(xié)議外，更多地取決于網(wǎng)絡(luò)設(shè)備如交換機(jī)...
關(guān)鍵字： FPGA 算法 3-DES 網(wǎng)絡(luò)安全

Altera在Convergence 2008上展示其車內(nèi)信息娛樂(lè)開(kāi)發(fā)平臺(tái)

　　2008年10月21號(hào)，北京——Altera公司(NASDAQ: ALTR)今天宣布，為開(kāi)發(fā)信息娛樂(lè)、導(dǎo)航、舒適和便捷、輔助駕駛系統(tǒng)的汽車設(shè)計(jì)人員和OEM提供平臺(tái)ASSP替換信息娛樂(lè)系統(tǒng)(P.A.R.I.S.)。與Gleichmann電子研究股份有限公司聯(lián)合開(kāi)發(fā)，P.A.R.I.S.平臺(tái)實(shí)現(xiàn)了完整的開(kāi)發(fā)環(huán)境，包括工具、知識(shí)產(chǎn)權(quán)(IP)和軟件，大大簡(jiǎn)化了車內(nèi)系統(tǒng)的開(kāi)發(fā)。10月20至22號(hào)在密歇根州底特律Cobo中心舉行的Convergence 2008展會(huì)上，Altera將在62
關(guān)鍵字： Altera OEM FPGA 汽車系

Altera SOPC WORLD大會(huì)在深圳舉行，優(yōu)化功耗設(shè)計(jì)技術(shù)成為熱點(diǎn)

　　由Altera公司主辦的SOPC WORLD大會(huì)在深圳舉行，Altera亞太區(qū)副總裁兼董事總經(jīng)理Erhaan Shaikh在大會(huì)上作了“多處理技術(shù)提高性能，降低功耗”的主題演講。　　Shaikh說(shuō)：“功耗管理對(duì)未來(lái)應(yīng)用非常關(guān)鍵，功耗挑戰(zhàn)的一個(gè)例子就是每個(gè)移動(dòng)基站每年耗電大約20,000公斤柴油。”為此，必須從提高性能、降低功耗并降低成本這三個(gè)方面來(lái)滿足未來(lái)應(yīng)用的需要。他強(qiáng)調(diào)說(shuō)，“Altera的構(gòu)建未來(lái)的解決方案就是Stratix IV E
關(guān)鍵字： Altera 功耗 FPGA 中興通信 IBM

采用FPGA實(shí)現(xiàn)視頻和圖像處理設(shè)計(jì)

視頻和圖像處理發(fā)展趨勢(shì) 　　以視頻和圖像處理為核心的HDTV和數(shù)字影院等創(chuàng)新技術(shù)的進(jìn)展非常迅速，其推動(dòng)力量在于圖像采集和顯示分辨率、高級(jí)壓縮方法以及視頻智能的跨越式發(fā)展。　　在過(guò)去幾年中，分辨率的發(fā)展最為顯著，表1列出了不同終端設(shè)備上目前能夠達(dá)到的最高分辨率。從標(biāo)準(zhǔn)清晰度(SD)過(guò)渡到高清晰度(HD)，需要處理的數(shù)據(jù)量提高了6倍。視頻監(jiān)控也從普通中間格式(CIF)(352×288)轉(zhuǎn)向標(biāo)準(zhǔn)要求的D1格式(704×576)，某些工業(yè)攝像機(jī)甚至達(dá)到1280×720HD
關(guān)鍵字： FPGA

基于FPGA的數(shù)字秒表的設(shè)計(jì)

　　應(yīng)用VHDL語(yǔ)言設(shè)計(jì)數(shù)字系統(tǒng)，很多設(shè)計(jì)工作可以在計(jì)算機(jī)上完成，從而縮短了系統(tǒng)的開(kāi)發(fā)時(shí)間，提高了工作效率。本文介紹一種以FPGA為核心，以VHDL為開(kāi)發(fā)工具的數(shù)字秒表，并給出源程序和仿真結(jié)果。 1 系統(tǒng)設(shè)計(jì)方案 1.1 系統(tǒng)總體框圖　　數(shù)字秒表主要有分頻器、計(jì)數(shù)模塊、功能控制模塊、勢(shì)能控制模塊和顯示輸出模塊組成。系統(tǒng)框圖如圖1所示。 ? 　　本次的設(shè)計(jì)仿真選用以EP1C6Q240芯片為核心的FPGA開(kāi)發(fā)板，該開(kāi)發(fā)板提供了較完善的外圍周邊電路和信號(hào)接口，并提供了一塊4位7段數(shù)碼管的擴(kuò)
關(guān)鍵字： FPGA

基于FPGA的超高速雷達(dá)實(shí)時(shí)采集存儲(chǔ)系統(tǒng)

摘要：采用服務(wù)器作為采集主控設(shè)備，利用多個(gè)硬盤(pán)組成磁盤(pán)陣列作為存儲(chǔ)設(shè)備，并制作了一塊基于FPGA的超高速雷達(dá)...
關(guān)鍵字： FPGA 超高速實(shí)時(shí) 數(shù)據(jù)采集數(shù)據(jù)存儲(chǔ)

基于FPGA的多路模擬數(shù)字采集與處理系統(tǒng)

摘要：提出一種基于FPGA技術(shù)的多路模擬量、數(shù)字量采集與處理系統(tǒng)的設(shè)計(jì)方案，分析整個(gè)系統(tǒng)的結(jié)構(gòu)，并討論FPGA內(nèi)部...
關(guān)鍵字： FPGA A/D采集數(shù)字量采集 VHDL語(yǔ)言設(shè)計(jì)

從驗(yàn)證體系結(jié)構(gòu)開(kāi)始的SoC IP方法探究

IP（知識(shí)產(chǎn)權(quán)）是實(shí)現(xiàn)大規(guī)模SOC（單片系統(tǒng)）設(shè)計(jì)的關(guān)鍵。從表面上看，使用商業(yè)IP似乎既簡(jiǎn)單又方便，但電子行業(yè)在實(shí)現(xiàn)...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

共6399條 372/427 |‹ « 370 371 372 373 374 375 376 377 378 379 » ›|

現(xiàn)場(chǎng)可編程門(mén)陣列(fpga)介紹

您好，目前還沒(méi)有人創(chuàng)建詞條現(xiàn)場(chǎng)可編程門(mén)陣列(fpga)!
歡迎您創(chuàng)建該詞條，闡述對(duì)現(xiàn)場(chǎng)可編程門(mén)陣列(fpga)的理解，并與今后在此搜索現(xiàn)場(chǎng)可編程門(mén)陣列(fpga)的朋友們分享。創(chuàng)建詞條