現(xiàn)場可編程門陣列(fpga) 文章進(jìn)入現(xiàn)場可編程門陣列(fpga)技術(shù)社區(qū)

Achronix推出全球速度最快的FPGA

　　日前，Achronix 半導(dǎo)體公司宣布全球速度最快的 FPGA 現(xiàn)已開始供貨。Speedster 系列的首款產(chǎn)品為 SPD60，該產(chǎn)品系列的速度可達(dá) 1.5 GHz，性能比現(xiàn)有 FPGA 提高了 3 倍。　　參加 Achronix 早期試用合作的客戶已經(jīng)利用 Speedster 在需要類似 ASIC 性能的應(yīng)用中取得了重大成功，這些應(yīng)用包括網(wǎng)絡(luò)、電信、測(cè)試與測(cè)量、加密以及其他高性能應(yīng)用。Speedster 系列 FPGA 非常適用于上述各應(yīng)用類型。　　Achronix 與領(lǐng)先的合成技術(shù)廠商合作
關(guān)鍵字： FPGA Achronix 半導(dǎo)體 ASIC

2008年，賽靈思公司被評(píng)為最受尊敬半導(dǎo)體公司

　　2008年，Moshe Gavrielov 被提名擔(dān)任總裁兼 CEO 之職。Wim Roelandts 留任董事會(huì)主席之職。賽靈思公司被全球半導(dǎo)體聯(lián)盟評(píng)為最受尊敬半導(dǎo)體公司。
關(guān)鍵字：賽靈思 FPGA

Altera提供10-GbE參考設(shè)計(jì)，器件全面支持XAUI協(xié)議

　　為滿足寬帶網(wǎng)絡(luò)和電信應(yīng)用需求，Altera公司今天宣布，開始面向使用XAUI通信協(xié)議的設(shè)計(jì)人員提供萬兆以太網(wǎng)(10GbE)參考設(shè)計(jì)。網(wǎng)絡(luò)路由器、企業(yè)和城域以太網(wǎng)交換機(jī)以及存儲(chǔ)交換機(jī)中的線路卡和系統(tǒng)控制器都可以采用Altera Arria®和Stratix®系列FPGA來可靠地連接10GbE背板或者網(wǎng)絡(luò)。Altera的10GbE解決方案符合IEEE 802.3ae標(biāo)準(zhǔn)，成功地通過了新罕布什爾州大學(xué)(University of New Hampshire)通用性實(shí)驗(yàn)室(UNH-IOL) 1
關(guān)鍵字： Altera 寬帶以太網(wǎng) XAUI FPGA

IP資產(chǎn)

摘要：本文介紹了IP廠商的發(fā)展策略。關(guān)鍵詞： IP；ARM；SoC；FPGA 　　如果讀一讀當(dāng)前的報(bào)紙，你就會(huì)發(fā)現(xiàn)，房地產(chǎn)的價(jià)格并不總是在上揚(yáng)，這與有些人告訴你的正好相反。它們是波動(dòng)的。它們也有可能下跌。影響它的參數(shù)實(shí)在太多，無法一一列舉，其中就包括了面積方面的考慮。　　芯片上的“房地產(chǎn)”基本上都在貶值。設(shè)想一下，計(jì)算機(jī)建筑師們和芯片廠商們?cè)噲D按照其腦力勞動(dòng)的成果所占據(jù)的芯片面積來計(jì)算其價(jià)值。不妨考慮先進(jìn)的半導(dǎo)體工藝和高效率的制造技術(shù)的另一個(gè)不那么美
關(guān)鍵字： IP ARM SoC FPGA 200809

NS推出全新視頻系統(tǒng)時(shí)鐘電路模塊參考設(shè)計(jì)

　　美國國家半導(dǎo)體公司 (National Semiconductor Corporation)宣布推出一款可支持Xilinx ML571 串行數(shù)字視頻系統(tǒng)開發(fā)電路板的全新視頻系統(tǒng)時(shí)鐘電路模塊參考設(shè)計(jì)。Xilinx 公司的ML571電路板只要加裝美國國家半導(dǎo)體該款時(shí)鐘電路模塊，便可確保內(nèi)置串行/解串器的Virtex -5 LXT FPGA芯片在時(shí)鐘抖動(dòng)方面有更卓越的表現(xiàn)，從而使許多采用FPGA 的視頻系統(tǒng)解決方案易符合電影與電視工程師協(xié)會(huì)(SMPTE)的SMPTE 424M的抖動(dòng)標(biāo)準(zhǔn)。該參考設(shè)計(jì)模塊可以簡
關(guān)鍵字： NS 視頻時(shí)鐘電路 FPGA

同步數(shù)字復(fù)接的設(shè)計(jì)及其FPGA實(shí)現(xiàn)

摘要：在簡要介紹同步數(shù)字復(fù)接基本原理的基礎(chǔ)上，采用VHDL語言對(duì)同步數(shù)字復(fù)接各組成模塊進(jìn)行了設(shè)計(jì)，并在ISE集成環(huán)境下進(jìn)行了設(shè)計(jì)描述、綜合、布局布線及時(shí)序仿真，取得了正確的設(shè)計(jì)結(jié)果，同時(shí)利用中小容量的FPGA實(shí)現(xiàn)了同步數(shù)字復(fù)接功能。關(guān)鍵詞：同步數(shù)字復(fù)接/分接 FPGA 位同步幀同步檢測(cè) 　　基群速率數(shù)字信號(hào)的合成設(shè)備和分接設(shè)備是電信網(wǎng)絡(luò)中使用較多的關(guān)鍵設(shè)備，在數(shù)字程控交換機(jī)的用戶模塊、小靈通基站控制器和集團(tuán)電話中都需要使用這種同步數(shù)字復(fù)接設(shè)備。近年來，隨著需要自建內(nèi)部通信系統(tǒng)的公司和企
關(guān)鍵字： FPGA 同步數(shù)字復(fù)接/分接位同步幀同步檢測(cè)

FPGA的多路可控脈沖延遲系統(tǒng)

摘要采用數(shù)字方法和模擬方法設(shè)計(jì)了一種最大分辨率為0.15 ns級(jí)的多路脈沖延遲系統(tǒng)，可以實(shí)現(xiàn)對(duì)連續(xù)脈沖信號(hào)的高分辨率可控延遲；采用Flash FPGA克服了現(xiàn)有SRAM FPGA系統(tǒng)掉電后程序丟失的缺點(diǎn)，提高了系統(tǒng)反應(yīng)速度。本系統(tǒng)適用于需要將輸入脈沖信號(hào)進(jìn)行精確延遲來產(chǎn)生測(cè)試或控制用的連續(xù)脈沖信號(hào)場合，具有很強(qiáng)的適用性。關(guān)鍵詞數(shù)字方法模擬方法分辨率脈沖延遲 ProASIC3 　　在科學(xué)研究、通信和一些自動(dòng)控制中，經(jīng)常需要精確定時(shí)的
關(guān)鍵字： FPGA 數(shù)字方法模擬方法分辨率脈沖延遲 ProASIC3

NS模塊確保Xilinx的視頻電路具超低抖動(dòng)時(shí)鐘

2008年9月12日，美國國家半導(dǎo)體公司(NationalSemiconductorCorporation)宣布推出一款可支持XilinxML571...
關(guān)鍵字： Xilinx ML571 Virtex-5 LXT FPGA 超低抖動(dòng) 時(shí)鐘

FPGA系統(tǒng)內(nèi)部邏輯在線測(cè)試技術(shù)研究

　　1 引言　　隨著FPGA向低成本、低功耗、高性能方向發(fā)展，其I／O引腳大多采用微間距TOFP或BGA封裝工藝，因而使引出多種內(nèi)部信號(hào)的I／O引腳以及FPGA的驗(yàn)證工作變得非常困難，同時(shí)FPGA的驗(yàn)證和調(diào)試耗時(shí)占總開發(fā)時(shí)間的50％以上。　　在驗(yàn)證和調(diào)試系統(tǒng)時(shí)，傳統(tǒng)上是把信號(hào)線引到I／O引腳，然后采用示波器、邏輯分析儀或總線分析儀進(jìn)行測(cè)量和分析。由于這些設(shè)備相當(dāng)昂貴，而且調(diào)試時(shí)又需要許多連線夾，因此一不小心就會(huì)燒壞器件或電路板。　　伴隨著EDA 工具的快速發(fā)展，Altera公司在Quartus
關(guān)鍵字： FPGA I／O EDA QuartusⅡ 存儲(chǔ)

FFT實(shí)時(shí)譜分析系統(tǒng)的FPGA設(shè)計(jì)和實(shí)現(xiàn)

摘要：采用按時(shí)間抽選的基4原位算法和坐標(biāo)旋轉(zhuǎn)數(shù)字式計(jì)算機(jī)(CORDIC)算法實(shí)現(xiàn)了一個(gè)FFT實(shí)時(shí)譜分析系統(tǒng)。整個(gè)設(shè)計(jì)采用流水線工作方式，保證了系統(tǒng)的速度，避免了瓶頸的出現(xiàn)；整個(gè)系統(tǒng)采用FPGA實(shí)現(xiàn)，實(shí)驗(yàn)表明，該系統(tǒng)既有DSP器件實(shí)現(xiàn)的靈活性又有專用 FFT芯片實(shí)現(xiàn)的高速數(shù)據(jù)吞吐能力，可以廣泛地應(yīng)用于數(shù)字信號(hào)處理的各個(gè)領(lǐng)域。關(guān)鍵詞：快速傅里葉變換 CORDIC算法現(xiàn)場可編程門陣列(FPGA) 　　快速傅里葉變換(Fast Fourier Transformation, FFT) 實(shí)時(shí)譜分析是
關(guān)鍵字： FPGA 快速傅里葉變換 CORDIC算法 FFT

RS編譯碼的一種硬件解決方案

摘要: 提出了基于歐氏算法和頻譜分析相結(jié)合的RS碼硬件編譯碼方法;利用FPGA芯片實(shí)現(xiàn)了GF(28)上最高速率為50Mbps、最大延時(shí)為640ns的流式譯碼方案,滿足了高速率的RS編譯碼需求。關(guān)鍵詞: RS碼 FPGA 伴隨式關(guān)鍵方程 IDFT 　　差錯(cuò)控制編碼技術(shù)對(duì)改善誤碼率、提高通信的可靠性具有重要作用。RS碼既可以糾正隨機(jī)錯(cuò)誤,又可以糾正突發(fā)錯(cuò)誤,具有很強(qiáng)的糾錯(cuò)能力,在通信系統(tǒng)中應(yīng)用廣泛。由于RS碼的譯碼復(fù)雜度高,數(shù)學(xué)運(yùn)算量大,常
關(guān)鍵字： FPGA RS碼伴隨式關(guān)鍵方程 IDFT

虛擬FPGA邏輯驗(yàn)證分析儀的設(shè)計(jì)

　　隨著FPGA技術(shù)的廣泛使用，越來越需要一臺(tái)能夠測(cè)試驗(yàn)證FPGA芯片中所下載電路邏輯時(shí)序是否正確的儀器。目前，雖然Agilent、Tektronix 等大公司生產(chǎn)的高端邏輯分析儀能夠?qū)崿F(xiàn)FPGA電路的測(cè)試驗(yàn)證功能，但此類儀器價(jià)格高昂，一般要十萬、數(shù)十萬人民幣。所以，研究開發(fā)價(jià)格適中且具有邏輯分析儀和FPGA電路的測(cè)試驗(yàn)證功能的儀器是非常有價(jià)值的。　　本文所介紹的基于虛擬儀器技術(shù)的邏輯驗(yàn)證分析儀，采用FPGA技術(shù)來實(shí)現(xiàn)儀器硬件部分的主要設(shè)計(jì)，應(yīng)用圖形化編程語言LabVIEW來實(shí)現(xiàn)儀器的測(cè)試軟件設(shè)計(jì)。文
關(guān)鍵字： FPGA 邏輯分析儀測(cè)試虛擬儀器 LabVIEW

Newtec在衛(wèi)星寬帶終端中選用Altera FPGA

　　在當(dāng)今高速視頻下載和數(shù)據(jù)傳輸環(huán)境中，互聯(lián)網(wǎng)已經(jīng)成為世界上很多家庭的日常工具。該技術(shù)雖然發(fā)展很快，但是歐洲仍有很多農(nóng)村地區(qū)還沒有寬帶接入——直到現(xiàn)在。Altera公司宣布，Newtec獲得大獎(jiǎng)的Sat3Play寬帶終端采用了Cyclone II FPGA來提供寬帶服務(wù)。　　Sat3Play寬帶終端是雙向衛(wèi)星系統(tǒng)的組成部分，支持ISP和電信公司在還沒有實(shí)現(xiàn)低成本寬帶鏈接的地區(qū)提供語音、數(shù)據(jù)和電視服務(wù)。Newtec是衛(wèi)星通信產(chǎn)品和解決方案的世界級(jí)供應(yīng)商，產(chǎn)品包括DVB調(diào)制器、數(shù)字
關(guān)鍵字： FPGA Altera Newtec 寬帶接入

Camera Link協(xié)議和FPGA的數(shù)字圖像信號(hào)源設(shè)計(jì)

　　1 引言　　目前，各種圖像設(shè)備已廣泛應(yīng)用到航空航天、軍事、醫(yī)療等領(lǐng)域。圖像信號(hào)源作為地面圖像采集裝置測(cè)試系統(tǒng)中的一部分，其傳輸方式及信號(hào)精度都是影響系統(tǒng)性能的重要因素。由于圖像信號(hào)的傳輸速率高，數(shù)據(jù)量大，在傳輸過程中，其精度和傳輸距離易受影響。為了提高信號(hào)傳輸距離和精度設(shè)計(jì)了由FPGA內(nèi)部發(fā)出圖像數(shù)據(jù)，并通過FPGA進(jìn)行整體時(shí)序控制；輸出接口信號(hào)轉(zhuǎn)換成符合Camera Link標(biāo)準(zhǔn)的低電壓差分信號(hào)(LVDS)進(jìn)行傳輸。該圖像信號(hào)源已成功應(yīng)用于某彈載記錄器的地面測(cè)試臺(tái)系統(tǒng)中。　　2 Camera
關(guān)鍵字： FPGA Camera Link 標(biāo)準(zhǔn) CMOS

Atmel推出399美元的入門級(jí)開發(fā)工具包

　　愛特梅爾公司（Atmel Corporation）宣布推出 AT91CAP7A-STK入門級(jí)開發(fā)工具包，是專為評(píng)測(cè)其基于ARM7 處理器的CAP 可定制微控制器（MCU）系列而設(shè)的入門級(jí)工具。CAP7 可定制MCU可讓設(shè)計(jì)人員從 “ARM7加FPGA” 設(shè)計(jì)轉(zhuǎn)移到低一次性研發(fā)費(fèi)用（NRE）的單芯片解決方案，單位器件的成本約降低達(dá) 30%，而且性能提高8倍，靜態(tài)功耗和工作功耗分別減少98% 和70%. 　　CAP7 入門級(jí)開發(fā)工具包僅售399美元，包括一塊配有愛特梅
關(guān)鍵字： Atmel MCU 開發(fā)工具包 ARM7 FPGA