首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 現(xiàn)場可編程門陣列(fpga)

現(xiàn)場可編程門陣列(fpga) 文章 進入現(xiàn)場可編程門陣列(fpga)技術社區(qū)

BittWare用FPGA實現(xiàn)I/O開關量大于5Gbps

  • 　　BittWare是混合(DSP和FPGA)電路板級方案供應商，日前該公司采用ADI的TigerSHARC及Altera的FPGA技術，推出ATLANTiS Rev 2.0(新TigerSHARC使用的高級傳輸鏈路架構)、I/O切換和處理器件。 　　ATLANTiS采用FPGA實現(xiàn)，便于板外I/O通訊路由和處理，允許系統(tǒng)設計師們設置并動態(tài)連接。所有輸入和輸出均通過ATLANTiS進行路由，每簇通信量大于5GBps。ATLANTiS集成了DSP、PCI橋、PMC接口和I/O外設及板載F
  • 關鍵字： 5Gbps  BittWare  FPGA  I/O  

用FPGA控制CLC5958型A/D轉換器實現(xiàn)的高速PCI數(shù)據(jù)采集卡

采用FPGA的低功耗系統(tǒng)設計

  • 　　結合采用低功耗元件和低功耗設計技術在目前比以往任何時候都更有價值。隨著元件集成更多功能，并越來越小型化，對低功耗的要求持續(xù)增長。當把可編程邏輯器件用于低功耗應用時，限制設計的低功耗非常重要。本文將討論減小動態(tài)和靜態(tài)功耗的各種方法，并且給出一些例子說明如何使功耗最小化。  　　功耗的三個主要來源是啟動、待機和動態(tài)功耗。器件上電時產生的相關電流即是啟動電流；待機功耗又稱作靜態(tài)功耗，是電源開啟但I/O上沒有開關活動時器件的功耗；動態(tài)功耗是指器件正常工作時的功耗。  　　啟動電流因器件而異
  • 關鍵字： FPGA  嵌入式  消費電子  

使用Verilog實現(xiàn)基于FPGA的SDRAM控制器

  • 介紹了SDRAM的特點和工作原理，提出了一種基于FPGA的SDRAM控制器的設計方法，使用該方法實現(xiàn)的控制器可非常方便地對SDRAM進行控制。
  • 關鍵字： Verilog  SDRAM  FPGA  控制器    

基于FPGA的毫米波多目標信號形成技術的研究

  • 毫米波多目標信號發(fā)生器通過模擬的方法產生多種類型高精度的雷達多目標回波信號，在實際雷達系統(tǒng)前端不具備的條件下對雷達系統(tǒng)后級進行調試，便于制導武器的性能測試，大大加快新武器的研制進程。毫米波多目標信號產生的關鍵是要求回波信號距離分辨率極高，常規(guī)的多目標信號產生方法如使用數(shù)字延時線產生多目標之間的延時，其控制不靈活，并且有些延時線需要接ECL電源，使用不方便也增加了設計的復雜度。使用分立元件實現(xiàn)延時則使電路元件過多，電路的穩(wěn)定性及延時的精確性也會大大降低。本文介紹一種新的產生毫米波雷達模擬器的多目標信號的方法
  • 關鍵字： FPGA  

FPGA 設計的四種常用思想與技巧

  • 　　本文討論的四種常用FPGA/CPLD設計思想與技巧：乒乓操作、串并轉換、流水線操作、數(shù)據(jù)接口同步化，都是FPGA/CPLD 邏輯設計的內在規(guī)律的體現(xiàn)，合理地采用這些設計思想能在FPGA/CPLD設計工作種取得事半功倍的效果。 　　FPGA/CPLD的設計思想與技巧是一個非常大的話題，由于篇幅所限，本文僅介紹一些常用的設計思想與技巧，包括乒乓球操作、串并轉換、流水線操作和數(shù)據(jù)接口的同步方法。希望本文能引起工程師們的注意，如果能有意識地利用這些原則指導日后的設計工作，將取得事半功倍的效果！ 乒乓操作
  • 關鍵字： FPGA  嵌入式  

大型設計中FPGA的多時鐘策略

  • 　　利用FPGA 實現(xiàn)大型設計時，可能需要FPGA 具有以多個時鐘運行的多重數(shù)據(jù)通路，這種多時鐘FPGA 設計必須特別小心，需要注意最大時鐘速率、抖動、最大時鐘數(shù)、異步時鐘設計和時鐘/數(shù)據(jù)關系。設計過程中最重要的一步是確定要用多少個不同的時鐘，以及如何進行布線，本文將對這些設計策略深入闡述。 　　FPGA 設計的第一步是決定需要什么樣的時鐘速率，設計中最快的時鐘將確定FPGA 必須能處理的時鐘速率。最快時鐘速率由設計中兩個觸發(fā)器之間一個信號的傳輸時間P 來決定，如果P 大于時鐘周期T，則當信號在一個觸發(fā)
  • 關鍵字： FPGA  嵌入式  

自適應算術編碼的FPGA實現(xiàn)

  • 　　算術編碼是一種無失真的編碼方法，能有效地壓縮信源冗余度，屬于熵編碼的一種。算術編碼的一個重要特點就是可以按分數(shù)比特逼近信源熵，突破了Haffman編碼每個符號只不過能按整數(shù)個比特逼近信源熵的限制。對信源進行算術編碼，往往需要兩個過程，第一個過程是建立信源概率表，第二個過程是對信源發(fā)出的符號序列進行掃描編碼。而自適應算術編碼在對符號序列進行掃描的過程中，可一次完成上述兩個過程，即根據(jù)恰當?shù)母怕使烙嬆Ｐ秃彤斍胺栃蛄兄懈鞣柍霈F(xiàn)的頻率，自適應地調整各符號的概率估計值，同時完成編碼。盡管從編碼效率上看不如已
  • 關鍵字： FPGA  嵌入式  

HDLC控制協(xié)議的FPGA設計與實現(xiàn)

  • 設計了一種基于ＦＰＧＡ的ＨＤＬＣ協(xié)議控制系統(tǒng)?該系統(tǒng)可有效利用ＦＰＧＡ片內硬件資源，無需外圍電路，高度集成且操作簡單。重點對協(xié)議的ＣＲＣ校驗及“０”比特插入模塊進行了介紹，給出了相應的ＶＨＤＬ代碼及功能仿真波形圖。
  • 關鍵字： HDLC  FPGA  控制協(xié)議    

基于FPGA和USB的高速數(shù)據(jù)傳輸、記錄及顯示系統(tǒng)

  • 提出了一種基于FPGA和USB的高速數(shù)據(jù)傳輸、記錄及顯示系統(tǒng)的設計方案，并對其中的低電壓差分信號（LVDS）傳輸方式、FPGA功能模塊以及USB傳輸模塊等進行了介紹。
  • 關鍵字： FPGA  USB  高速數(shù)據(jù)傳輸  記錄    

基于FPGA的數(shù)字復接系統(tǒng)幀同步器設計與實現(xiàn)

  • 介紹了應用ＦＰＧＡ技術進行幀同步器設計的實現(xiàn)原理、系統(tǒng)框圖及設計中需要注意的問題，給出了用ＶＨＤＬ描述的幾個模塊的源代碼。
  • 關鍵字： FPGA  數(shù)字復接  系統(tǒng)  幀同步器    

基于C的設計方式簡化FPGA/協(xié)處理器混合平臺軟硬件協(xié)同設計

  • 基于C的設計方式簡化FPGA/協(xié)處理器混合平臺軟硬件協(xié)同設計   在最近幾年中日益流行在高性能嵌入式應用中使用現(xiàn)場可編程門陣列（FPGA）。FPGA已經被證明有能力處理各種不同的任務，從相對簡單的控制功能到更加復雜的算法操作。雖然FPGA在某些功能上比設計專用ASIC硬件具有時間和成本上的優(yōu)勢，但在面向軟件應用中FPGA比傳統(tǒng)處理器和DSP的優(yōu)勢并沒有體現(xiàn)出來。這很大程度上是由于過去割裂了硬件和軟件開發(fā)工具和方法之間的關系?！　∪欢罱麱PGA在面向軟件設計工具方面的發(fā)展，及器件容量的持續(xù)增
  • 關鍵字： FPGA/協(xié)處理器  

FPGA紅了，工具廠商笑了

  • FPGA紅了，工具廠商笑了Cool FPGAs Make Tool Vendors Laugh據(jù)Gartner Dataquest在去年美國DAC(設計自動化年會)期間公布的數(shù)據(jù)，每年采用ASIC開始進行設計的數(shù)量在逐年下降，取而代之的是ASSP（特殊應用標準產品），如圖1。由于深亞微米（DSM）制程以后，ASIC的開發(fā)成本不斷上升，因此標準產品中的FPGA是理想的選擇之一（如圖2）。FPGA的應用領域不斷擴大，未來，消費電子（例如HDTV、無線路由器）和汽車電子是所有應用中成長最快的（如圖3）。人們期盼
  • 關鍵字： FPGA  

平臺 FPGA 的發(fā)展帶來了什么？

  • 平臺 FPGA 的發(fā)展帶來了什么？ Will The Evolution of Platform FPGAs? 當今多平臺 FPGA 動搖 ASIC/ASSP 供應商。 作者 Richard Sevcik 賽靈思公司可編程邏輯系統(tǒng)與知識產權/內核及軟件解決方案部執(zhí)行副總裁 　　有關 FPGA 是否是 ASIC 和 ASSP 可行替代品的爭論已經持續(xù)了近十年。iSupply、Gartner Dataquest 及其它業(yè)界分析師的研究表明當前正處在 ASIC 設計新客戶不斷減少，F(xiàn)PGA 設計新客戶
  • 關鍵字： FPGA  嵌入式  

在Matlab中實現(xiàn)FPGA硬件設計

  • System Generator for DSP是Xilinx公司開發(fā)的基于Matlab的DSP開發(fā)工具?同時也是一個基于FPGA的信號處理建模和設計工具。文章介紹了在Matlab中使用System Generator for DSP實現(xiàn)FPGA硬件設計的方法，同時給出了一個應用實例。
  • 關鍵字： Matlab  FPGA  硬件設計    
共6399條 421/427 |‹ « 418 419 420 421 422 423 424 425 426 427 »

現(xiàn)場可編程門陣列(fpga)介紹

您好，目前還沒有人創(chuàng)建詞條現(xiàn)場可編程門陣列(fpga)!
歡迎您創(chuàng)建該詞條，闡述對現(xiàn)場可編程門陣列(fpga)的理解，并與今后在此搜索現(xiàn)場可編程門陣列(fpga)的朋友們分享。    創(chuàng)建詞條

熱門主題

關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473