鎖相環(huán) 文章進(jìn)入鎖相環(huán)技術(shù)社區(qū)

新型數(shù)字鎖相環(huán)實現(xiàn)對電壓信號的無差跟蹤

為獲得PWM整流器的控制信號，需要利用網(wǎng)側(cè)電壓的相位進(jìn)行坐標(biāo)變換，但是在三相電網(wǎng)電壓頻率偏移時，普通鎖相環(huán)存在響應(yīng)速度慢、鎖相精度差等缺點。本文基于坐標(biāo)變換理論，提出一種通過電壓矢量變換的數(shù)字信號鎖相環(huán)，
關(guān)鍵字：新型數(shù)字鎖相環(huán) 電壓信號

鎖相環(huán)中YTO自校準(zhǔn)技術(shù)的應(yīng)用

1 引言　　鎖相環(huán)(PLL)是一個能夠跟蹤輸入信號相位的閉環(huán)自動控制系統(tǒng)，它由鑒相器(PD)、環(huán)路濾波器(LF)、壓 ...
關(guān)鍵字：鎖相環(huán) YTO 自校準(zhǔn)

高精度寬帶鎖相環(huán)HMC830LP6GE

　　Hittite 微波公司是在通信及軍事市場擁有完整的MMIC解決方案的世界級供應(yīng)商。該公司最近拓展了其領(lǐng)先業(yè)界的鎖相環(huán)產(chǎn)品線，推出高精度寬帶鎖相環(huán)芯片HMC830LP6GE，工作頻率為25MHz—3000MHz，覆蓋所有常用的通信頻段。　　產(chǎn)品簡介　　HMC830LP6GE是內(nèi)部集成了VCO的小數(shù)分頻鎖相環(huán)芯片，以及可工作在100MHz的相位檢測器和delta-sigma調(diào)制器，這使的其在較寬的環(huán)路帶寬內(nèi)有著極好的頻譜特性。　　性能特征與使用　　HMC830LP6GE的
關(guān)鍵字： Hittite 鎖相環(huán) HMC830LP6GE

一種基于鎖相環(huán)的可變量程轉(zhuǎn)速控制系統(tǒng)

在電機(jī)轉(zhuǎn)速控制系統(tǒng)中，經(jīng)常需要對電機(jī)的轉(zhuǎn)速信號進(jìn)行測量和處理，以達(dá)到精確控制轉(zhuǎn)速的目的。通常采用旋轉(zhuǎn)編碼...
關(guān)鍵字：轉(zhuǎn)速控制窄帶跟蹤濾波鎖相環(huán)

低噪聲12 GHz微波小數(shù)N分頻鎖相環(huán)設(shè)計

該電路是低噪聲微波小數(shù)N分頻PLL的完整實現(xiàn)方案
關(guān)鍵字： GHz 低噪聲小數(shù)N分頻鎖相環(huán)

低噪聲12 GHz微波小數(shù)N分頻鎖相環(huán)的設(shè)計

關(guān)鍵字：低噪聲微波鎖相環(huán)

基于FPGA的自適應(yīng)鎖相環(huán)設(shè)計

摘要：利用鎖相環(huán)進(jìn)行載波跟蹤是獲取本地載波的一種重要方法，針對鎖相環(huán)的噪聲性能和跟蹤速度不能同時達(dá)到最優(yōu)的限制，在鎖相環(huán)PLL中引入自適應(yīng)模塊，根據(jù)環(huán)路所處的環(huán)境自適應(yīng)對PLL環(huán)路參數(shù)做出調(diào)整。設(shè)計中利用仿
關(guān)鍵字： FPGA 鎖相環(huán)

一種基于FPGA的鎖相環(huán)位同步提取電路設(shè)計

一般的位同步電路大多采用標(biāo)準(zhǔn)邏輯器件按傳統(tǒng)數(shù)字系統(tǒng)設(shè)計方法構(gòu)成，具有功耗大，可靠性低的缺點。用FPGA設(shè)計電路具有很高的靈活性和可靠性，可以提高集成度和設(shè)計速度，增強(qiáng)系統(tǒng)的整體性能。本文給出了一種基于fpga的數(shù)字鎖相環(huán)位同步提取電路。
關(guān)鍵字： FPGA 鎖相環(huán) 電路設(shè)計位同步

基于AD9898的UHF頻率合成器方案

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： AD9898 UHF波段頻率合成器鎖相環(huán)

航空系統(tǒng)跳頻信號源的方案

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：跳頻通信信號源 DDS+PLL 鎖相環(huán)

基于ADF4360_4的混頻器本振源電路設(shè)計

關(guān)鍵字： ADF4360_4 鎖相環(huán) 頻率合成器混頻器本振源

仿真設(shè)計X-波段頻率合成器

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：頻率合成器仿真鎖相環(huán) 微衛(wèi)星系統(tǒng)

采用鎖相環(huán)的時間調(diào)整

圖3.24給出了CADILLAC時鐘相位調(diào)整電路的框圖。對于大規(guī)模生產(chǎn)測試，可能值得構(gòu)造這樣的電路。對于普通的實驗測試，則太麻煩了。電路將總線時鐘進(jìn)行N分頻，然后通過一個-頻率比較器把它與一個同樣經(jīng)過N分頻的本地振蕩
關(guān)鍵字：鎖相環(huán) 時間調(diào)整

采用PLL（鎖相環(huán)）IC的頻率N（1~10）倍增電路

電路的功能很多電路都要求把頻率準(zhǔn)確地倍增，使用PLL電路可很容易組成滿足這種要求的電路。例如主振頻率為1KHZ，若使用倍增器內(nèi)插10個脈沖，可變成10KHZ的脈沖信號。在VCO中，即使主振頻率發(fā)生變化，也能獲得跟蹤主振
關(guān)鍵字： PLL 10 IC的鎖相環(huán)

可實現(xiàn)快速鎖定的FPGA片內(nèi)延時鎖相環(huán)設(shè)計

摘要：延時鎖相環(huán)(DLL)是一種基于數(shù)字電路實現(xiàn)的時鐘管理技術(shù)。DLL可用以消除時鐘偏斜，對輸入時鐘進(jìn)行分頻、倍頻、移相等操作。文中介紹了FPGA芯片內(nèi)DLL的結(jié)構(gòu)和設(shè)計方案，在其基礎(chǔ)上提出可實現(xiàn)快速鎖定的延時鎖相環(huán)
關(guān)鍵字： FPGA 延時鎖相環(huán)

共107條 5/8 |‹ « 1 2 3 4 5 6 7 8 »

鎖相環(huán)介紹

能使受控振蕩器的頻率和相位均與輸入信號保持確定關(guān)系的閉環(huán)電子電路。鎖相環(huán)的基本結(jié)構(gòu)如圖1，其中鑒相器用來鑒別輸入信號ui與輸出信號u0之間的相位差,并輸出誤差電壓ud。ud中的噪聲和干擾成分被低通性質(zhì)的環(huán)路濾波器濾除，形成壓控振蕩器(VCO)的控制電壓uC。uC作用于壓控振蕩器的結(jié)果是把它的輸出振蕩頻率f0拉向環(huán)路輸入信號頻率fi,當(dāng)二者相等時，環(huán)路被鎖定，稱為入鎖。維持鎖定的直流控制電壓由鑒相器 [ 查看詳細(xì) ]