首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> 靜態(tài)隨機存儲器(sram)

靜態(tài)隨機存儲器(sram) 文章 進入靜態(tài)隨機存儲器(sram)技術社區(qū)

SoC低電壓SRAM技術介紹

  • 東芝在“2010 Symposium on VLSITechnology”上,發(fā)布了采用09年開始量產的40nm工藝SoC的低電壓SRAM技術。該技術為主要用于便攜產品及消費類產品的低功耗工藝技術。通過控制晶體管閾值電壓的經時變化,可抑
  • 關鍵字: SRAM  SoC  低電壓    

基于SRAM的FPGA配置數據存儲方式解析方案

  • 1.引言由于FPGA 良好的可編程性和優(yōu)越的性能表現,當前采用FPGA 芯片的嵌入式系統數量呈現迅速增加的趨勢,特別是在需要進行大規(guī)模運算的通信領域。目前FPGA 配置數據一般使用基于SRAM 的存儲方式,掉電后數據消失,
  • 關鍵字: SRAM  FPGA  數據存儲  方式    

SRAM在網絡中的應用分析

  • 同步SRAM的傳統應用領域是搜索引擎,用于實現算法。在相當長的一段時間里,這都是SRAM在網絡中發(fā)揮的主要作用。然而,隨著新存儲技術的出現,系統設計師為SRAM找到了新的用武之地,如:NetFlow(網流)、計數器、統計、
  • 關鍵字: 分析  應用  網絡  SRAM  

基于SRAM工藝FPGA的加密方法介紹

  • 在現代電子系統設計中,由于可編程邏輯器件的卓越性能、靈活方便的可升級特性,而得到了廣泛的應用。由于大規(guī)模高密度可編程邏輯器件多采用SRAM工藝,要求每次上電,對FPGA器件進行重配置,這就使得可以通過監(jiān)視配置
  • 關鍵字: 方法  介紹  加密  FPGA  SRAM  工藝  基于  

嵌入式系統應用中NV SRAM存儲器的應用

  • 嵌入式系統應用中NV SRAM存儲器的應用,傳統方案中常常采用EPROM、EEPROM和Flash存儲程序,NVSRAM具有高速存取時間和與SRAM相同的接口,因而可用于存儲程序。本文介紹NVSRAM如何與基于程序和數據存儲的微處理器進行接口,并說明選用NVSRAM與現有的其它非易
  • 關鍵字: 應用  存儲器  SRAM  NV  嵌入式  系統  

DS1265W 8Mb非易失(NV) SRAM

  • DS1265W 8Mb非易失(NV)SRAM為8,388,608位、全靜態(tài)NV SRAM,按照8位、1,048,576字排列。每個NV SRAM均自帶鋰電 ...
  • 關鍵字: DS1265W  SRAM  

DS1250 4096k、非易失SRAM

  • DS1250 4096k、非易失SRAM為4,194,304位、全靜態(tài)非易失SRAM,按照8位、524,288字排列。每個完整的NV SRAM均自 ...
  • 關鍵字: DS1250  4096k  SRAM  

DS1250W 3.3V 4096k全靜態(tài)非易失SRAM

  • DS1250W 3.3V 4096k NVSRAM為4,194,304位、全靜態(tài)非易失SRAM,按照8位、524,288字排列。每個NV SRAM均自帶鋰 ...
  • 關鍵字: DS1250W  3.3V  4096k  全靜態(tài)  SRAM  

一種基于MCU內部Flash的在線仿真器設計方法

SoC用低電壓SRAM技術

  • 東芝在“2010 Symposium on VLSITechnology”上,發(fā)布了采用09年開始量產的40nm工藝SoC的低電壓SRAM技術。該技術為主要用于便攜產品及消費類產品的低功耗工藝技術。通過控制晶體管閾值電壓的經時變化,可抑
  • 關鍵字: SRAM  SoC  低電壓    

Linux下ColdFire片內SRAM的應用程序優(yōu)化設計

  • Linux下ColdFire片內SRAM的應用程序優(yōu)化設計,本文以MP3解碼器為例,介紹了一種在嵌入式Linux系統下配置使用處理器片內SRAM的應用方案,有效提高了代碼的解碼效率,降低了執(zhí)行功耗。該方案不論在性能還是成本上都得到了很大改善。1 硬件平臺和軟件架構硬件平臺采
  • 關鍵字: 優(yōu)化  設計  應用程序  SRAM  ColdFire  片內  Linux  

使用新SRAM工藝實現嵌入式ASIC和SoC的存儲器設計

  • 使用新SRAM工藝實現嵌入式ASIC和SoC的存儲器設計,基于傳統六晶體管(6T)存儲單元的靜態(tài)RAM存儲器塊一直是許多嵌入式設計中使用ASIC/SoC實現的開發(fā)人員所采用的利器,因為這種存儲器結構非常適合主流的CMOS工藝流程,不需要增添任何額外的工藝步驟。如圖1a中所示的那樣
  • 關鍵字: SoC  存儲器  設計  ASIC  嵌入式  SRAM  工藝  實現  使用  

基于FPGA與外部SRAM的大容量數據存儲

  • 1引言我們將針對FPGA中內部BlockRAM有限的缺點,提出了將FPGA與外部SRAM相結合來改進設計的方法,并給出...
  • 關鍵字: FPGA  SRAM  

富士通與SuVolta展示其SRAM可在0.4伏低壓下工作

  •   富士通半導體有限公司和SuVolta公司宣布,通過將SuVolta的PowerShrink 低功耗CMOS與富士通半導體的低功耗工藝技術集成,已經成功地展示了在0.425V超低電壓下,SRAM(靜態(tài)隨機存儲)模塊可以正常運行。這些技術降低能耗,為即將出現的終極“生態(tài)”產品鋪平道路。技術細節(jié)和結果會在12月5日開始在華盛頓召開的2011年國際電子器件會議(IEDM)上發(fā)表。   從移動電子產品到因特網共享服務器,以及網絡設備,控制功耗成為增加功能的主要限制。而供應電
  • 關鍵字: 富士通  SRAM  

富士通和SuVolta展示低電壓工作的SRAM模塊

  •   富士通半導體和SuVolta宣布,通過將SuVolta的PowerShrink低功耗CMOS與富士通半導體的低功耗工藝技術集成,已經成功地展示了在0.425V超低電壓下,SRAM(靜態(tài)隨機存儲)模塊可以正常運行。這些技術降低能耗,為即將出現的終極“生態(tài)”產品鋪平道路。技術細節(jié)和結果將會在12月5日開始在華盛頓召開的2011年國際電子器件會議(IEDM)上發(fā)表。   從移動電子產品到因特網共享服務器,以及網絡設備,控制功耗成為增加功能的主要限制。而供應電壓又是決定功耗的重要因素
  • 關鍵字: 富士通  SRAM   
共184條 7/13 |‹ « 4 5 6 7 8 9 10 11 12 13 »

靜態(tài)隨機存儲器(sram)介紹

您好,目前還沒有人創(chuàng)建詞條靜態(tài)隨機存儲器(sram)!
歡迎您創(chuàng)建該詞條,闡述對靜態(tài)隨機存儲器(sram)的理解,并與今后在此搜索靜態(tài)隨機存儲器(sram)的朋友們分享。    創(chuàng)建詞條

熱門主題

關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473