首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> hdb3

HDB3編碼器ASIC的設計

  • 在數字通信領域中,HDB3碼是一種非常適合在基帶信號傳輸系統中傳輸的碼型,并保持了AMI的優(yōu)點。為了滿足用戶的需求,提高通信系統工作穩(wěn)定性,HDB3編碼器專用集成電路(ASIC)集成了插“V”、插“B”和“V”碼極性糾正模塊,通過仿真和硬件驗證,它可以有效消除傳輸信號中的直流成分和很小的低頻成分,可以實現基帶信號在基帶信道中直接傳輸與提取,同時能很好地提取定時信號。
  • 關鍵字: 設計  ASIC  編碼器  HDB3  

基于EDA的數據傳輸系統的HDB3編碼器

  • 0 引言數字基帶信號的傳輸是數字通信系統的重要組成部分。在數字通信中,有些場合可不經過載波調制和解調過程,而對基帶信號進行直接傳輸。采用AMI碼的信號交替反轉,有可能出現四連零現象,這不利于接收端的定時信號
  • 關鍵字: HDB3  EDA  數據傳輸系統  編碼器    

基于FPGA的HDB3碼編碼器優(yōu)化設計與分析

  • 摘要:利用四進程和結構化設計兩種不同的VHDL程序設計方法,對HDB3編碼器進行了設計、實現和功能分析。設計的兩種編碼器在Quartus Ⅱ7.2中進行了功能分析,并且下載到EP2C5T144C6中實現了HDB3編碼轉換功能。分析與實
  • 關鍵字: FPGA  HDB3  編碼器  優(yōu)化設計    

利用FPGA實現HDB3編解碼功能

  • 摘要:HDB3(三階高密度雙極性)碼具有無直流分量、低頻成分少、連零個數不超過3個、便于提取時鐘信號等特點。通過對HDB3編解碼原理進行分析和研究,提出一種基于FPGA的HDB3編解碼實現方法,給出Verilog HDL語言的實現
  • 關鍵字: FPGA  HDB3  編解碼    

基于FPGA的HDB3編解碼器設計

  • 基于FPGA的HDB3編解碼器設計,本方案設計模塊可以作為IP(Intellectual Property)核,與嵌入式處理器及其他功能模塊或IP芯核相結合在一片FPGA上構成片上可編程系統SOPC,使得所設計的系統在其規(guī)模、可靠性、體積、功耗、性能等方面實現最優(yōu)化。
  • 關鍵字: 設計  解碼器  HDB3  FPGA  基于  編解碼器  

用XC9572實現HDB3編解碼設計

  • 介紹了HDB3編解碼的原理和方法,給出了用CPLD實現E1信號HDB3編解碼的方法,同時給出了它的實現原理圖,最后給出了XILINX的XC9500系列可編程邏輯器件的開發(fā)流程。
  • 關鍵字: 9572  HDB3  XC  編解碼    

NRZ-HDB3碼轉換器的高速長距離通信

共7條 1/1 1

hdb3介紹

您好,目前還沒有人創(chuàng)建詞條hdb3!
歡迎您創(chuàng)建該詞條,闡述對hdb3的理解,并與今后在此搜索hdb3的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473