首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> vivado

做了個無線的FPGA調(diào)試器！支持Vivado！

  • 做了一個AMD/Xilinx FPGA無線調(diào)試器可以使用Vivado無線調(diào)試FPGA！網(wǎng)友表示：具有智能配網(wǎng)功能，oled屏幕顯示連接狀態(tài)、IP地址等信息……主要參數(shù)基于ESP32-C3設(shè)計，軟件兼容ESP32全系具備智能配網(wǎng)功能，連接路由器無需修改代碼支持Vivado調(diào)試、下載FPGA，無需額外插件具備電平轉(zhuǎn)換設(shè)計，兼容低壓IO FPGA硬件設(shè)計思路原理圖PCB圖主控：ESP32因?yàn)楹糜帽阋?，且能連上WIFI，配合Arduino能大大降低軟件開發(fā)難度。LDO不再使用典中典1117因?yàn)楝F(xiàn)在有更好用的長晶C
  • 關(guān)鍵字： FPGA  調(diào)試器  vivado  

Board從入門到精通系列（七）

  • Board從入門到精通系列（七）-本文將給出通過Vivado IDE開發(fā)Zynq平臺上PS裸機(jī)應(yīng)用程序的流程。讀者將看到Vivado開發(fā)更高效、快捷。
  • 關(guān)鍵字： MP3  Board  Vivado  

使用VIVADO對7系列FPGA的高效設(shè)計心得

  • 使用VIVADO對7系列FPGA的高效設(shè)計心得-隨著xilinx公司進(jìn)入20nm工藝，以堆疊的方式在可編程領(lǐng)域一路高歌猛進(jìn)，與其配套的EDA工具——新一代高端FPGA設(shè)計軟件VIVADO也備受關(guān)注和飽受爭議。
  • 關(guān)鍵字： FPGA  VIVADO  賽靈思  

Board從入門到精通系列（六）

  • Board從入門到精通系列（六）-由于更新了開發(fā)工具，所以本篇博客有必要重復(fù)前面的內(nèi)容，今天首先演示如何利用Vivado開發(fā)純邏輯工程，即只在PL上進(jìn)行開發(fā)。
  • 關(guān)鍵字： FPGA  Vivado  OpenRISC  

創(chuàng)建ZYNQ處理器設(shè)計和Logic Analyzer的使用

  • 創(chuàng)建ZYNQ處理器設(shè)計和Logic Analyzer的使用-我們的目的是創(chuàng)建一個Zynq Soc處理器設(shè)計，并用Logic Analyzer來調(diào)試我們感興趣的信號。
  • 關(guān)鍵字： ZYNQ  LogicAnalyzer  Vivado  

Xilinx 廣泛部署動態(tài)重配置技術(shù)

  • 　　All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc.)宣布，在今天發(fā)布的Vivado? Design Suite HLx 2017.1版中廣泛納入部分重配置技術(shù)，為有線和無線網(wǎng)絡(luò)、測試測量、航空航天與軍用、汽車以及數(shù)據(jù)中心等豐富應(yīng)用，提供動態(tài)的現(xiàn)場升級優(yōu)勢和更高的系統(tǒng)集成度?！　討B(tài)現(xiàn)場升級　　利用賽靈思部分重配置技術(shù)，設(shè)計人員能夠即時變更器件的功能，無需全部重配置或重建鏈接，從而大幅提高了All&nb
  • 關(guān)鍵字： Xilinx  Vivado  

FPGA 101：用Vivado HLS為軟件提速

  • 在編寫軟件時，您有沒有遇到過無論怎么努力編碼，軟件都不能按您期望的速度運(yùn)行?我遇到過。您有沒有想過，“有沒有什么簡單而且成本不高的方法可將一些代碼輸入多個定制處理器或定制硬件?”畢竟，您的應(yīng)用
  • 關(guān)鍵字： FPGA    Vivado  

Xilinx 開源TCL庫正式發(fā)布

  • 用于共享工具命令語言腳本的開源庫已發(fā)布在GitHub.com上。在過去五年里，賽靈思把戰(zhàn)略重點(diǎn)放在設(shè)計方法和工具上，通過提供業(yè)界最先進(jìn)、最全面的開發(fā)環(huán)境，解決生產(chǎn)力問題，加快設(shè)計周期，促使產(chǎn)品更快上市。即便新一
  • 關(guān)鍵字： TCL    Vivado    UltraFast  

揭開未擴(kuò)展時鐘的秘密

  • 時鐘擴(kuò)展對使用賽靈思Vivado設(shè)計套件的工程師來說是一個很大的挑戰(zhàn)，但不是一個不可逾越的障礙。隨著越來越多的賽靈思用戶開始使用Vivadoreg;設(shè)計套件，部分用戶對未擴(kuò)展時鐘表示困惑。那么什么是未擴(kuò)展時鐘呢?他們
  • 關(guān)鍵字： 時鐘擴(kuò)展    Vivado  

嘗試通過算法重構(gòu)和Vivado HLS生成高效的處理流水線

  • 通過用于重構(gòu)高級算法描述的簡單流程，就可以利用高層次綜合功能生成更高效的處理流水線。如果您正在努力開發(fā)計算內(nèi)核，而且采用常規(guī)內(nèi)存訪問模式，并且循環(huán)迭代間的并行性比較容易提取，這時，Vivado設(shè)計套件高層次
  • 關(guān)鍵字： 算法重構(gòu)  Vivado  賽靈思  

用Vivado IPI和賽靈思IP實(shí)現(xiàn)更快速的設(shè)計輸入

  • 本文將介紹如何優(yōu)化賽靈思內(nèi)核以便在CPRI遠(yuǎn)程無線電頭端設(shè)計中使用Vivado IPI。新型基于FPGA的設(shè)計使用IP核的數(shù)量和種類日趨繁多。Vivadoreg;設(shè)計套件中的IP集成器 (IPI) 工具和賽靈思通信IP讓設(shè)計人員能夠更加輕松
  • 關(guān)鍵字： Vivado  

Vivado設(shè)計套件提升設(shè)計生產(chǎn)力的九大優(yōu)勢

  • 您的開發(fā)團(tuán)隊(duì)是否需要在極短的時間內(nèi)打造出既復(fù)雜又富有競爭力的新一代系統(tǒng)?賽靈思All Programmable器件可助您一臂之力，它相對傳統(tǒng)可編程邏輯和I/O，新增了軟件可編程ARM處理系統(tǒng)、可編程模擬混合信號(AMS)子系統(tǒng)
  • 關(guān)鍵字： Vivado    設(shè)計套件    SoC  

Vivado IPI 為 Aurora 設(shè)計開放 FPGA 共享資源

  • 　　賽靈思的 IP Integrator 工具可幫助您改善設(shè)計輸入生產(chǎn)力和多核 Aurora 設(shè)計的資源優(yōu)化。　　作者：　　K Krishna Deepak　　賽靈思高級設(shè)計工程師　　kde@xilinx.com　　Dinesh Kumar　　賽靈思高級工程經(jīng)理　　dineshk@xilinx.com　　Jayaram PVSS　　賽靈思高級工程經(jīng)理　　jayaram@xilinx.com　　Ketan M
  • 關(guān)鍵字： Vivado  Aurora  

Xilinx 宣布Vivado設(shè)計套件開始支持16nm UltraScale+產(chǎn)品早期試用

  • 　　All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX))今天宣布，Vivado®設(shè)計套件開始支持包括Zynq® UltraScale+和Kintex® UltraScale+器件在內(nèi)的16nm UltraScale™+產(chǎn)品組合的早期試用。該Vivado早期試用版工具已與UltraScale+ ASIC級可編程邏輯進(jìn)行了協(xié)同優(yōu)化，能夠充分發(fā)揮量產(chǎn)級UltraScale+器件的優(yōu)勢，進(jìn)而利用整個目錄中的
  • 關(guān)鍵字： Xilinx  Vivado  

Vivado HLS推動協(xié)議處理系統(tǒng)蓬勃發(fā)展(上)

  • 　　1 提高抽象層次 　　Vivado HLS能提高系統(tǒng)設(shè)計的抽象層次，為設(shè)計人員帶來切實(shí)的幫助。Vivado HLS通過下面兩種方法提高抽象層次： 　　● 使用C/C++作為編程語言，充分利用該語言中提供的高級結(jié)構(gòu); 　　● 提供更多數(shù)據(jù)原語，便于設(shè)計人員使用基礎(chǔ)硬件構(gòu)建塊(位向量、隊(duì)列等)。 　　與使用RTL相比，這兩大特性有助于設(shè)計人員使用Vivado HLS更輕松地解決常見的協(xié)議系統(tǒng)設(shè)計難題。最終簡化系統(tǒng)匯編，簡化FIFO和存儲器訪問，實(shí)現(xiàn)控制流程的抽象。HLS的另一大優(yōu)勢是便于架構(gòu)研究和
  • 關(guān)鍵字： Vivado  FIFO  存儲器  RAM  C/C++  
共34條 1/3 1 2 3 »

vivado介紹

　　Vivado 　　Vivado設(shè)計套件，是FPGA廠商賽靈思公司2012年發(fā)布的集成設(shè)計環(huán)境。包括高度集成的設(shè)計環(huán)境和新一代從系統(tǒng)到IC級的工具，這些均建立在共享的可擴(kuò)展數(shù)據(jù)模型和通用調(diào)試環(huán)境基礎(chǔ)上。集成的設(shè)計環(huán)境——Vivado設(shè)計套件包括高度集成的設(shè)計環(huán)境和新一代從系統(tǒng)到IC級的工具，這些均建立在共享的可擴(kuò)展數(shù)據(jù)模型和通用調(diào)試環(huán)境基礎(chǔ)上。這也是一個基于AMBAAXI4互聯(lián)規(guī)范、IP-XA [ 查看詳細(xì) ]

熱門主題

Vivado    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473