首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> vivado

Vivado HLS推動協(xié)議處理系統(tǒng)蓬勃發(fā)展(下)

  • 　　接上篇 　　4 設(shè)置簡單系統(tǒng) 　　協(xié)議處理一般情況下屬于狀態(tài)事務(wù)。必須先順序讀取在多個時鐘周期內(nèi)進入總線的數(shù)據(jù)包字，然后根據(jù)數(shù)據(jù)包的某些字段決定進一步操作。通常應(yīng)對這種處理的方法是使用狀態(tài)機，對數(shù)據(jù)包進行迭代運算，完成必要的處理。例3是一種簡單的狀態(tài)機，用于根據(jù)上一級的輸入丟棄或轉(zhuǎn)發(fā)數(shù)據(jù)包。該函數(shù)接收三個參數(shù)：一個是通過“inData”流接收到的輸入分組數(shù)據(jù);一個是通過“validBuffer”流顯示數(shù)據(jù)包是否有效的1位旗標(biāo);第三個是稱為&ldquo
  • 關(guān)鍵字： Vivado  FIFO  存儲器  RAM  C/C++  

用Xilinx Vivado HLS實現(xiàn)浮點復(fù)數(shù)QRD矩陣分解

  • 　　在數(shù)字信號處理領(lǐng)域，如自適應(yīng)濾波、DPD系數(shù)計算、MIMO Decoder 等，常常需要矩陣解方程運算以獲得其系數(shù)，因此需對矩陣進行求逆運算。然而，由于直接對矩陣求逆會導(dǎo)致龐大的運算量，所以在實際工程中往往需要先將矩陣分解成幾個特殊矩陣(正規(guī)正交矩陣或上、下三角矩陣以求其逆矩陣需要更小的運算量)的乘積。目前，QRD矩陣分解法是求一般矩陣全部特征值的最有效且廣泛應(yīng)用的方法之一。它是將矩陣分解成一個正規(guī)正交矩陣Q與上三角形矩陣R，稱為QRD矩陣分解。 　　由于浮點具有更大的數(shù)據(jù)動態(tài)范圍，所以在眾多多算法
  • 關(guān)鍵字： Xilinx  Vivado   

Xilinx: Stay Young, Stay energetic

  • 　　2012年4月，我從高校畢業(yè)后，加入了賽靈思北京研發(fā)團隊，主要從事Vivado HLS的研發(fā)工作。作為計算機專業(yè)的畢業(yè)生，很多人問我為什么沒有選擇熱門的互聯(lián)網(wǎng)公司或者軟件公司，而是選擇了一家硬件公司。我的回答是：價值體現(xiàn)與創(chuàng)新。 　　選擇一家公司，我看中的是個人對于公司的價值以及公司對于個人的價值。在這里，公司會根據(jù)每個人的技術(shù)特點，推薦相應(yīng)的崗位，以便最大程度地發(fā)揮個人技術(shù)特長。對于我來說，研究生期間主要研究圖像處理算法以及FPGA的程序設(shè)計。在這里，可以讓我同時發(fā)揮軟件和硬件的技術(shù)特長。
  • 關(guān)鍵字： Vivado HLS  FPGA  賽靈思  

用OpenCV和Vivado HLS加速基于Zynq SoC的嵌入式視覺應(yīng)用開發(fā)

  • 將Vivado HLS與OpenCV庫配合使用，既能實現(xiàn)快速原型設(shè)計，又能加快基于Zynq All Programmable SoC的Smarter Vision系統(tǒng)的開發(fā)進度?！　∮嬎銠C視覺技術(shù)幾年來已發(fā)展成為學(xué)術(shù)界一個相當(dāng)成熟的科研領(lǐng)域，目前許多視覺算法來自于數(shù)十年的科研成果。不過，我們最近發(fā)現(xiàn)計算機視覺技術(shù)正快速滲透到我們生活的方方面面?，F(xiàn)在我們擁有能自動駕駛的汽車、能根據(jù)我們的每個動作做出反應(yīng)的游戲機、自動工作的吸塵器、能根據(jù)我們的手勢做出響應(yīng)的手機，以及其它等視覺產(chǎn)品?！　〗裉煳覀兠媾R的挑戰(zhàn)就是
  • 關(guān)鍵字： 賽靈思  Vivado  OpenCV  Smarter   SoC  

使用賽靈思Vivado設(shè)計套件的九大理由

  • 您的開發(fā)團隊是否需要在極短的時間內(nèi)打造出既復(fù)雜又富有競爭力的新一代系統(tǒng)?賽靈思All Programmable器件可助您一臂之力，它相對傳統(tǒng)可編程邏輯和I/O，新增了軟件可編程ARM?處理系統(tǒng)、可編程模擬混合信號(AMS)子系統(tǒng)和不斷豐富的高復(fù)雜度的IP，支持開發(fā)團隊突破原有的種種設(shè)計限制。
  • 關(guān)鍵字： 賽靈思  Vivado  ARM  以太網(wǎng)  LUT  DSP  

賽靈思推出Vivado設(shè)計套件WebPACK版本

  • All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )日前宣布推出Vivado?設(shè)計套件的WebPACK版本，使設(shè)計人員能夠立即免費獲得業(yè)界首款SoC級的設(shè)計環(huán)境的器件專用版。
  • 關(guān)鍵字： 賽靈思  WebPACK  Vivado  

賽靈思發(fā)布Vivado設(shè)計套件2012.3將生產(chǎn)力提升數(shù)倍

  • All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )日前宣布推出Vivado?設(shè)計套件2012.3版本，首次為在多核處理器工作站上運行該工具的客戶提供全新的增強功能，大幅提升生產(chǎn)力，同時，還為加速設(shè)計實現(xiàn)提供了全新的參考設(shè)計。
  • 關(guān)鍵字： 賽靈思  FPGA  Vivado  Kintex-7  

賽靈思新一代Vivado設(shè)計套件首次面向公眾開放

  • All Programmable FPGA、SoC和3D IC的全球領(lǐng)先供應(yīng)商賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )日前宣布首次面向所有用戶全面開放其新一代設(shè)計環(huán)境Vivado?設(shè)計套件2012.2，該版本現(xiàn)已向目前所有質(zhì)保期內(nèi)的ISE?設(shè)計套件用戶免費提供。
  • 關(guān)鍵字： 賽靈思  DSP  Vivado  

賽靈思重回DAC并提出關(guān)鍵問題

  • All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )宣布出席 2012 年 6 月 3 日至 7 日在美國舊金山舉行的全球設(shè)計自動化大會 (DAC)，這也是該公司 11 年后第一個展臺展示活動，展示內(nèi)容為其全新的Vivado? 設(shè)計套件。隨著專用器件設(shè)計的成本和風(fēng)險不斷提升，只有極少數(shù)超大批量商品的生產(chǎn)才適用于專用器件設(shè)計。針對成本、功耗、性能和密度等日益嚴(yán)格的產(chǎn)品需求，可編程平臺已成為設(shè)計者的唯一選擇。我們要問的是：在能夠選擇All
  • 關(guān)鍵字： 賽靈思  Vivado  

Vivado震撼來襲 FPGA進入全面可編程時代

  • 　　4年數(shù)百名研發(fā)工程師的夜以繼日，1年100多家客戶和聯(lián)盟計劃成員的親身測試，4月25日，在外界毫無征兆的情況下，賽靈思(Xilinx)公司宣布推出全新的Vivado設(shè)計套件。Xilinx全球高級副總裁湯立人表示，Vivado不是已有15年歷史的ISE設(shè)計套件的再升級(ISE采用的是當(dāng)時極富創(chuàng)新性的基于時序的布局布線引擎)，而是利用多維可拓展的數(shù)據(jù)模型建立設(shè)計實現(xiàn)流程，面向未來10年的all Programmable器件開發(fā)，在高集成度設(shè)計時代加速設(shè)計生產(chǎn)力。 　　我們正在進入一個全面的系統(tǒng)級器件時代
  • 關(guān)鍵字： Vivado  FPGA  

賽靈思客戶共賀Vivado設(shè)計套件推出

  • 自從四年前賽靈思開始 Vivado 設(shè)計套件的開發(fā)工作以來，就一直與數(shù)百家賽靈思聯(lián)盟計劃成員和客戶保持密切聯(lián)系，力求讓新發(fā)布的工具達到成熟狀態(tài)。每個成員都發(fā)揮了積極作用，確保賽靈思能夠推出一款真正提高生產(chǎn)力的工具套件，幫助客戶突破在新一代“All Programmable” 器件設(shè)計過程中所面臨的集成和實現(xiàn)瓶頸。以下是客戶對 Vivado 設(shè)計套件的評價。
  • 關(guān)鍵字： 賽靈思  封裝  Vivado  

針對未來十年 “All Programmable”器件的顛覆之作

  • 歷經(jīng)四年的開發(fā)和一年的試用版本測試，賽靈思可編程顛覆之作 Vivado 設(shè)計套件終于震撼登場，并通過其早期試用計劃開始向客戶隆重推出。新的工具套件面向未來十年 “All Programmable”器件而精心打造， 致力于加速其設(shè)計生產(chǎn)力。
  • 關(guān)鍵字： 賽靈思  器件  Vivado  

賽靈思Vivado設(shè)計套件震撼登場

  • 全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX) )日前全球公開發(fā)布以 IP及系統(tǒng)為中心的新一代顛覆性設(shè)計環(huán)境 Vivado 設(shè)計套件，致力于在未來十年加速“All Programmable”器件的設(shè)計生產(chǎn)力。Vivado不僅能加速可編程邏輯和 IO 的設(shè)計速度，而且還可提高可編程系統(tǒng)的集成度和實現(xiàn)速度，讓器件能夠集成 3D堆疊硅片互聯(lián)技術(shù)、ARM 處理系統(tǒng)、模擬混合信號 (AMS) 和絕大大部分半導(dǎo)體IP 核。Vivado 設(shè)計套件突破了可編程系統(tǒng)集成度和實現(xiàn)速度
  • 關(guān)鍵字： 賽靈思  半導(dǎo)體  Vivado  

賽靈思公開發(fā)布Vivado設(shè)計套件常見問題解答

  • 集成的設(shè)計環(huán)境——Vivado 設(shè)計套件包括高度集成的設(shè)計環(huán)境和新一代從系統(tǒng)到 IC 級的工具，這些均建立在共享的可擴展數(shù)據(jù)模型和通用調(diào)試環(huán)境基礎(chǔ)上。這也是一個基于 AMBA AXI4 互聯(lián)規(guī)范、IP-XACT IP 封裝元數(shù)據(jù)、工具命令語言 (TCL)、Synopsys 系統(tǒng)約束 (SDC) 以及其它有助于根據(jù)客戶需求量身定制設(shè)計流程并符合業(yè)界標(biāo)準(zhǔn)的開放式環(huán)境。賽靈思構(gòu)建的的 Vivado 工具將各類可編程技術(shù)結(jié)合在一起，能夠可擴展實現(xiàn)多達 1 億個等效 ASIC 門的設(shè)計。
  • 關(guān)鍵字： 賽靈思   封裝  Vivado  

Vivado 高層次綜合演示

  • Vivado高層次綜合演示以下是詳細(xì)的中文說明：感謝你對VivadoHLS也就是XILINX’s高層次綜合解決方案...
  • 關(guān)鍵字： Vivado  賽靈思  
共34條 2/3 « 1 2 3 »

vivado介紹

　　Vivado 　　Vivado設(shè)計套件，是FPGA廠商賽靈思公司2012年發(fā)布的集成設(shè)計環(huán)境。包括高度集成的設(shè)計環(huán)境和新一代從系統(tǒng)到IC級的工具，這些均建立在共享的可擴展數(shù)據(jù)模型和通用調(diào)試環(huán)境基礎(chǔ)上。集成的設(shè)計環(huán)境——Vivado設(shè)計套件包括高度集成的設(shè)計環(huán)境和新一代從系統(tǒng)到IC級的工具，這些均建立在共享的可擴展數(shù)據(jù)模型和通用調(diào)試環(huán)境基礎(chǔ)上。這也是一個基于AMBAAXI4互聯(lián)規(guī)范、IP-XA [ 查看詳細(xì) ]

熱門主題

Vivado    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473