首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> cadence reality

Cadence優(yōu)化全流程數(shù)字與簽核及驗證套裝，支持Arm Cortex-A75、Cortex-A55 CPU及Arm Mali-G72 GPU

  • 　　楷登電子(美國Cadence公司)今日宣布，其全流程數(shù)字簽核工具和Cadence? 驗證套裝的優(yōu)化工作已經(jīng)發(fā)布，支持最新Arm? Cortex?-A75和Cortex-A55 CP，基于Arm DynamIQ?技術的設計，及Arm Mali?-G72 GPU，可廣泛用于最新一代的高端移動應用、機器學習及消費電子類芯片。為加速針對Arm最新處理器的設計，Cadence為Cortex-A75和Cortex-A55 CPU量身開發(fā)全新7n
  • 關鍵字： Cadence  Arm  

千人盛會開幕，2017 Cadence全球用戶大會 CDNLive登陸上海

  • 　　楷登電子(美國Cadence公司)宣布即將于8月22日(星期二)在上海浦東嘉里大酒店舉辦一年一度的中國用戶大會——CDNLive China 2017。以“聯(lián)結，分享，啟發(fā)!”為主題的CDNLive大會將集聚超過1000位IC行業(yè)從業(yè)者，包括IC設計工程師、系統(tǒng)開發(fā)者與業(yè)界專家，將分享重要半導體設計領域的解決方案和成功經(jīng)驗，讓參與者獲得知識、靈感與動力，并為實現(xiàn)高階半導體芯片、SoC設計和系統(tǒng)挑戰(zhàn)提供解決方案。詳細的會議信息及報名請瀏覽www.cdnlive.com　　CDNLiv
  • 關鍵字： Cadence  CDNLive  

Cadence推出針對最新移動和家庭娛樂應用的Tensilica HiFi 3z DSP架構

  • 　　楷登電子(美國 Cadence 公司)今天宣布推出針對最新移動和家庭娛樂應用中系統(tǒng)級芯片(SoC)設計的Cadence? Tensilica? HiFi 3z DSP IP內核 。其應用包括智能手機、增強現(xiàn)實(AR)/ 3D眼鏡、數(shù)字電視和機頂盒(STB)等。比較在業(yè)界音頻DSP內核發(fā)貨量站主導地位的前一代產(chǎn)品HiFi 3 DSP ，新的HiFi 3z架構將可提供超過1.3
  • 關鍵字： Cadence  DSP   

【E問E答】設計自己專用處理器該怎么完成？

  • 　　做芯片設計的各位,在某個時刻,你也許會產(chǎn)生一個想法,“為什么不自己設計一個處理器呢?”或許是手頭的處理器并不好用;或許是想用的處理器貴的離譜;或許是你希望做出差異化的產(chǎn)品;又或者僅僅因為它是個誘人的挑戰(zhàn),你想嘗試一下...既然如此,我很高興能和你討論一下怎么完成這個任務?！　〗桓段铩　∥覀兿葟慕Y果說起,也就是這項任務的最終交付物。這里不妨參考ARM處理器核的deliverables。當然,如果只是一個自己用的專用處理器,不一定要有這么完整的交付物?！　∮布?主要是處理器相關的RTL代碼,驗證環(huán)境,ED
  • 關鍵字： 專用處理器  Cadence  

Cadence針對Palladium Z1仿真平臺發(fā)布VirtualBridge適配器，軟件初啟時間最高可縮短三個月

  • 　　楷登電子(美國Cadence公司)今日正式發(fā)布全新VirtualBridge?適配器。較傳統(tǒng)RTL仿真，基于虛擬仿真技術的VirtualBridge?適配器可以加速硅前驗證階段的軟件初啟。同時，VirtualBridge適配器與傳統(tǒng)在線(In-Circuit)仿真應用模式互為補充，通過Cadence? Palladium? Z1企業(yè)級仿真平臺，可以讓軟件設計師提前3個月開始進行硅前軟件驗證工作。如需了解更多內容，請訪問www.cadence.com/go/virtualbridge
  • 關鍵字： Cadence  VirtualBridge  

全新Cadence Virtuoso系統(tǒng)設計平臺幫助實現(xiàn)IC、封裝和電路板無縫集成的設計流程

  • 　　楷登電子(美國Cadence公司)今日發(fā)布全新Cadence? Virtuoso? System Design Platform(Virtuoso系統(tǒng)設計平臺)，結合Cadence Virtuoso平臺與Allegro? 及Sigrity?技術，打造一個正式的、優(yōu)化的自動協(xié)同設計與驗證流程。多項跨平臺技術的高度集成幫助設計工程師實現(xiàn)芯片、封裝和電路板的同步和協(xié)同設計。這一過程在此之前只能通過手動完成，全新Virtuoso系統(tǒng)設計平臺可以實現(xiàn)流
  • 關鍵字： Cadence  Virtuoso  

Cadence擴展JasperGold平臺用于高級形式化RTL簽核

  • 　　楷登電子(美國Cadence公司)今日正式發(fā)布JasperGold? 形式驗證平臺擴展版，引入高級形式化驗證技術的JasperGold Superlint和Clock Domain Crossing (CDC)應用，以滿足JasperGold形式驗證技術在RTL設計領域的簽核要求。較現(xiàn)有驗證解決方案，Superlint和CDC應用提高了IP設計質量，后期RTL變更最高減少80%， IP開發(fā)時間縮短4周。如需了解更多關于JasperGold技術
  • 關鍵字： Cadence  RTL  

Cadence數(shù)字、簽核與定制/模擬工具助力實現(xiàn)三星7LPP和8LPP工藝技術

  • 　　楷登電子(美國 Cadence 公司) 今日宣布其數(shù)字、簽核與定制/模擬工具成功在三星電子公司7LPP和8LPP工藝技術上實現(xiàn)。較前代高階工藝節(jié)點FinFET技術，7LPP和8LPP工藝技術不僅進一步優(yōu)化了功耗、性能和面積特性，擴展能力也更為出色。目前，客戶已經(jīng)可以應用下一代技術開始早期設計。　　Cadence定制/模擬、數(shù)字和簽核工具全面滿足三星工藝需求，支持實現(xiàn)7LPP和8LPP工藝技術;三星客戶可開發(fā)各類復雜的高階節(jié)點設計，充分滿足移動市場和其他垂直市場的應用需求。
  • 關鍵字： Cadence  7LPP  

Cadence弄潮神經(jīng)網(wǎng)絡，發(fā)布高性能DSP IP

  • 作者 王瑩　　近日，Cadence發(fā)布了首款面向汽車、監(jiān)控、無人機和移動市場的神經(jīng)網(wǎng)絡DSP IP，引起了業(yè)界的關注?！adence公司Tensilica事業(yè)部資深市場群總監(jiān)Steve Roddy專程來到北京，向媒體介紹其特點?！　≡谏窠?jīng)網(wǎng)絡的器件方面，英偉達主宰了通用GPU。此次Cadence Tensilica發(fā)布的神經(jīng)網(wǎng)絡DSP IP則是面向嵌入式芯片?！　⊥ǔＦ渌焉痰姆桨甘敲嫦蛞粋€卷積神經(jīng)網(wǎng)絡(CNN)層，而最新的Cadence Tensilica Vision C5 DSP由于可配置，可以面
  • 關鍵字： Cadence  神經(jīng)網(wǎng)絡DSP IP  Steve Roddy  201706  

Cadence弄潮神經(jīng)網(wǎng)絡，發(fā)布高性能DSP IP

  • 　　近日，Cadence發(fā)布了首款面向汽車、監(jiān)控、無人機和移動市場的神經(jīng)網(wǎng)絡DSP?IP，引起了業(yè)界的關注。　　實際上，多家公司正在推出或研制神經(jīng)網(wǎng)絡IP、c/解決方案。Cadence的方案有何優(yōu)勢?Cadence公司Tensilica事業(yè)部資深市場群總監(jiān)Steve?Roddy為此專程來到北京，向媒體介紹其特點?！　ision?C5概況　　在神經(jīng)網(wǎng)絡的器件方面，英偉達主宰了通用GPU。此次Cadence?Tensilica發(fā)布的神經(jīng)網(wǎng)絡DSP?IP則是面
  • 關鍵字： Cadence  芯片  

Cadence發(fā)布業(yè)界首款面向汽車、監(jiān)控、無人機和移動市場的神經(jīng)網(wǎng)絡DSP IP

  • 　　楷登電子(美國Cadence公司)今日正式公布業(yè)界首款獨立完整的神經(jīng)網(wǎng)絡DSP —Cadence? Tensilica? Vision C5 DSP，面向對神經(jīng)網(wǎng)絡計算能力有極高要求的視覺設備、雷達/光學雷達和融合傳感器等應用量身優(yōu)化。針對車載、監(jiān)控安防、無人機和移動/可穿戴設備應用，Vision C5 DSP 1TMAC/s的計算能力完全能夠勝任所有神經(jīng)網(wǎng)絡的計算任務。如需了解更多內容，請參訪www.cadence.co
  • 關鍵字： Cadence  DSP  

應用Cadence Protium S1，晶晨半導體大幅縮短多媒體SoC軟硬件集成時間

  • 　　楷登電子(美國 Cadence 公司)今日宣布，憑借Cadence? Protium? S1 FPGA原型驗證平臺，晶晨半導體(Amlogic)成功縮短其多媒體系統(tǒng)級芯片(SoC)設計的上市時間?；赑rotium S1平臺，晶晨加速實現(xiàn)了軟/硬件(HW/SW)集成流程，上市時間較傳統(tǒng)軟硬件集成工藝縮短 2 個月。如需了解Protium S1 FPGA原型設計平臺的詳細內容，請訪問www.cadence
  • 關鍵字： Cadence  Protium   

Cadence發(fā)布7納米工藝Virtuoso先進工藝節(jié)點擴展平臺

  • 　　楷登電子(美國Cadence公司)今日正式發(fā)布針對7nm工藝的全新Virtuoso® 先進工藝節(jié)點平臺。通過與采用7nm FinFET工藝的早期客戶展開緊密合作，Cadence成功完成了Virtuoso定制設計平臺的功能拓展，新平臺能幫助客戶管理由于先進工藝所導致的更復雜的設計以及特殊的工藝效應。新版Virtuoso先進工藝平臺同樣支持所有主流FinFET先進節(jié)點，性能已得到充分認證;同時提高了7nm工藝的設計效率。 　　為了應對7nm設計的眾多技術挑戰(zhàn)，Virtuoso先進工藝平臺提供豐富
  • 關鍵字： Cadence  Virtuoso  

【E課堂】簡介：國內流行的PCB設計軟件

  • 　　PCB設計軟件就是以電路原理圖為根據(jù)，實現(xiàn)電路設計所需的功能。電路板的設計主要指版圖設計，需要考慮元器件和連線的整體布局，包括內部電子元件的優(yōu)化布局;金屬連線和通孔的優(yōu)化布局;電磁防護;散熱等各種因素。優(yōu)秀的PCB設計能夠達到良好的電路性能和散熱性能，節(jié)約生產(chǎn)成本。PCB設計需要借助計算機輔助設計(EDA)實現(xiàn)。下面介紹幾款國內流行的PCB設計軟件。 　　Protel/Altium Designer 　　國內低端設計的主流，簡單易學，適合初學者。國內使用protel還是有相當有市場，畢竟小公司
  • 關鍵字： PADS  Cadence  

Cadence發(fā)布大規(guī)模并行物理簽核解決方案Pegasus驗證系統(tǒng)

  • 　　楷登電子(美國 Cadence 公司)今日正式發(fā)布Pegasus?驗證系統(tǒng)，該云計算(cloud-ready)大規(guī)模并行物理簽核解決方案將助工程師縮短先進節(jié)點IC的上市時間。Pegasus?驗證系統(tǒng)解決方案是全流程Cadence數(shù)字設計與簽核套件的新成員，可擴展至數(shù)百CPU，設計規(guī)則檢查(DRC)性能最高可提升10倍，周轉時間較上一代Cadence? 解決方案由數(shù)日降至數(shù)小時。如需了解Pegasus驗證系統(tǒng)的詳細內容，請參訪www.cadence.com/go/pegas
  • 關鍵字： Cadence  Pegasus  
共358條 5/24 |‹ « 3 4 5 6 7 8 9 10 11 12 » ›|
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473