首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> cpld／fpga

一種大功率數(shù)字音頻系統(tǒng)設(shè)計(jì)

  • 摘要：音頻編解碼芯片WM8731因其高性能、低功耗等優(yōu)點(diǎn)在很多音頻產(chǎn)品中得到了廣泛應(yīng)用。本文提出了WM8731與FPGA的音頻編解碼系統(tǒng)，并嵌入大功率D類功放技術(shù)作為音頻系統(tǒng)的功率放大應(yīng)用，使得本系統(tǒng)效率高，體積小，音
  • 關(guān)鍵字： WM8731  FPGA  音頻系統(tǒng)  數(shù)字功放  

基于FPGA的短波AM解調(diào)器的設(shè)計(jì)

  • 摘要：調(diào)幅是中短波廣播中一種主要的調(diào)制方式。本文針對(duì)現(xiàn)有的模擬短波AM解調(diào)器的不足，提出了一種基于FPGA的全數(shù)字解調(diào)器。其最大的優(yōu)點(diǎn)是將系統(tǒng)中的模擬電路壓縮到最小。短波信號(hào)在前端經(jīng)過(guò)模數(shù)轉(zhuǎn)換器采樣后直接送
  • 關(guān)鍵字： 調(diào)幅  短波解調(diào)  FPGA Cordic  數(shù)字濾波器  

FPGA與CPLD的概念及其區(qū)別

  • 一、FPGA與CPLD的基本概念1.CPLDCPLD主要是由可編程邏輯宏單元(LMC，Logic Macro Cell)圍繞中心的可編程互連矩陣單元組成，其中LMC邏輯結(jié)構(gòu)較復(fù)雜，并具有復(fù)雜的I/O單元互連結(jié)構(gòu)，可由用戶根據(jù)需要生成特定的電路結(jié)
  • 關(guān)鍵字： FPGA    CPLD  

Lark Board評(píng)估板 Cyclone V SoC的專用舞臺(tái)

  • 隨著FPGA技術(shù)的高速發(fā)展，芯片規(guī)模不斷提升，帶來(lái)了更強(qiáng)的性能的同時(shí)，也實(shí)現(xiàn)了更低的功耗。FPGA憑借其強(qiáng)大的并行信號(hào)處理能力，在應(yīng)對(duì)控制復(fù)雜度低、數(shù)據(jù)量大的運(yùn)算時(shí)具有較強(qiáng)的優(yōu)勢(shì)。但是在復(fù)雜算法的實(shí)現(xiàn)上，F(xiàn)PGA
  • 關(guān)鍵字： FPGA  RISC  英蓓特  

FPGA工程師的研發(fā)之道――總線的研究

  • 如果設(shè)計(jì)中有多個(gè)模塊，每個(gè)模塊內(nèi)部有許多寄存器或者存儲(chǔ)塊需要配置或者提供讀出那么實(shí)現(xiàn)方式有多種，主要如下：實(shí)現(xiàn)方式一：可以在模塊頂部將所有寄存器引出，提供統(tǒng)一的模塊進(jìn)行配置和讀出。這種方式簡(jiǎn)單是簡(jiǎn)單，
  • 關(guān)鍵字： FPGA  總線  

CPLD DDS正交信號(hào)源濾波器

  • 桂林電子科技大學(xué) 韓劍 李德明 馮雪1 引言由于傳統(tǒng)的多波形函數(shù)信號(hào)發(fā)生器需采用大量分離元件才能實(shí)現(xiàn)，且設(shè)計(jì)復(fù)雜，這里提出一種基于CPLD的多波形函數(shù)信號(hào)發(fā)生器。它采用CPLD作為函數(shù)信號(hào)發(fā)生器的處理器，以單片機(jī)和
  • 關(guān)鍵字： CPLD  DDS  單片機(jī)  

CPLD電梯運(yùn)行控制器VHDL

  • 西安航空職業(yè)技術(shù)學(xué)院 李軍法1 引言隨著社會(huì)的發(fā)展。使用電梯越來(lái)越普遍，已從原來(lái)只在商業(yè)大廈、賓館過(guò)渡到在辦公室、居民樓等多種建筑中，并且對(duì)電梯功能的要求也不斷提高，其相應(yīng)控制方式也在不斷發(fā)生變化。電梯的
  • 關(guān)鍵字： CPLD  電梯  運(yùn)行控制器  VHDL  

駿龍科技Andrew ―― FPGA資深FAE的經(jīng)驗(yàn)獨(dú)白

  • 看似簡(jiǎn)單的幾個(gè)問(wèn)題，Andrew卻回答的井井有條，小編已經(jīng)沒(méi)有辦法有什么其他詞語(yǔ)去形容了。本文Andrew不僅僅對(duì)FPGA入門學(xué)習(xí)流程做了詳細(xì)的分享，更是對(duì)FPGA開發(fā)工作的要求分成大公司和小公司兩個(gè)層面來(lái)分析。你能想象
  • 關(guān)鍵字： FPGA  FAE  駿龍科技  

基于FPGA的BPSK信號(hào)載頻估計(jì)單元設(shè)計(jì)與實(shí)現(xiàn)

  • 摘要：根據(jù)BPSK調(diào)制信號(hào)調(diào)制機(jī)理和平方倍頻法原理，在FPGA平臺(tái)上設(shè)計(jì)實(shí)現(xiàn)了BPSK調(diào)制信號(hào)載波頻率估計(jì)單元。利用ModelSim仿真環(huán)境對(duì)載頻估計(jì)功能進(jìn)行仿真，驗(yàn)證了平方倍頻法對(duì)BPSK信號(hào)進(jìn)行載波信號(hào)估計(jì)的有效性。仿真
  • 關(guān)鍵字： FPGA  載頻估計(jì)  平方倍頻  BPSK  

基于FPGA的振動(dòng)信號(hào)采集處理系統(tǒng)設(shè)計(jì)

  • 摘要：在振動(dòng)信號(hào)采集和處理系統(tǒng)設(shè)計(jì)中，信號(hào)的處理時(shí)間與可靠性決定著系統(tǒng)應(yīng)用的可行性。本文設(shè)計(jì)了一種基于FPGA的振動(dòng)信號(hào)采集處理系統(tǒng)，該系統(tǒng)通過(guò)振動(dòng)信號(hào)采集電路、抗混疊濾波電路、AD采樣電路將電荷信號(hào)轉(zhuǎn)化為
  • 關(guān)鍵字： 振動(dòng)信號(hào)采集  數(shù)據(jù)流控制  時(shí)鐘時(shí)標(biāo)  FPGA  

FPGA更適用于視覺(jué)處理

  • 美國(guó)國(guó)家儀器公司將工程的視覺(jué)處理移植到FPGA上實(shí)現(xiàn)，可獲得更高的處理性能Jeff Bier 是嵌入式視覺(jué)聯(lián)盟的創(chuàng)始人，本月在德克薩斯州奧斯汀舉辦的NI WEEK大會(huì)上，Jeff關(guān)注了國(guó)家儀器公司的一個(gè)演示系統(tǒng)，這個(gè)系統(tǒng)是國(guó)
  • 關(guān)鍵字： FPGA    視覺(jué)處理  

FPGA 101：用Vivado HLS為軟件提速

  • 在編寫軟件時(shí)，您有沒(méi)有遇到過(guò)無(wú)論怎么努力編碼，軟件都不能按您期望的速度運(yùn)行?我遇到過(guò)。您有沒(méi)有想過(guò)，“有沒(méi)有什么簡(jiǎn)單而且成本不高的方法可將一些代碼輸入多個(gè)定制處理器或定制硬件?”畢竟，您的應(yīng)用
  • 關(guān)鍵字： FPGA    Vivado  

采用Altera 10代FPGA實(shí)現(xiàn)低延時(shí)小尺寸設(shè)計(jì)

  • 由于電子設(shè)計(jì)日漸復(fù)雜，設(shè)計(jì)人員通常需要采用各種不同類型的功能，但他們無(wú)法具備所有的專業(yè)知識(shí)、資源和時(shí)間。這促使了半導(dǎo)體知識(shí)產(chǎn)權(quán)(SIP)市場(chǎng)的增長(zhǎng)，預(yù)計(jì)2017年將達(dá)到57億美元。某些復(fù)雜設(shè)計(jì)使用的各種SIP模塊甚
  • 關(guān)鍵字： FPGA  低延遲  Altera  

基于OpenCL標(biāo)準(zhǔn)的FPGA設(shè)計(jì)

  • 在可編程技術(shù)發(fā)展的最初階段，可編程能力出現(xiàn)了兩個(gè)極端。一個(gè)極端的代表是單核CPU和DSP單元。這些器件使用含有一系列可執(zhí)行指令的軟件來(lái)進(jìn)行編程。對(duì)于編程人員，在概念上以連續(xù)的方式來(lái)開發(fā)這些指令，而高級(jí)處理器
  • 關(guān)鍵字： OpenCL    FPGA  

MicroBlaze AXI總線實(shí)現(xiàn)OLED顯示

  • OLED作為從設(shè)備，主設(shè)備通過(guò)SPI控制協(xié)議和OLED模塊進(jìn)行通信，硬件接口為PMOD接口，OLED模塊內(nèi)部集成SRAM存儲(chǔ)設(shè)備緩存顯示數(shù)據(jù)。OLED模塊使用4wire SPI串行方式,其信號(hào)包含：SCK(時(shí)鐘),CS(片選),MOSI(master output
  • 關(guān)鍵字： NANO2    microblaze    FPGA    OLED  
共6991條 106/467 |‹ « 104 105 106 107 108 109 110 111 112 113 » ›|

cpld／fpga介紹

您好，目前還沒(méi)有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473