首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> cpld／fpga

數(shù)字差分BPSK擴頻接收機的設(shè)計與FPGA實現(xiàn)

利用FPGA實現(xiàn)UART的設(shè)計

  • 引 言 　　隨著計算機技術(shù)的發(fā)展和廣泛應(yīng)用，尤其是在工業(yè)控制領(lǐng)域的應(yīng)用越來越廣泛，計算機通信顯的尤為重要。串行通信雖然使設(shè)備之間的連線大為減少，但隨之帶來串／并轉(zhuǎn)換和位計數(shù)等問題，這使串行通信技術(shù)比并行通信技術(shù)更為復雜。串／并轉(zhuǎn)換可用軟件實現(xiàn)，也可用硬件實現(xiàn)。用軟件實現(xiàn)串行傳送大多采用循環(huán)移位指令將一個字節(jié)由高位到低位(或低位到高位)一位一位依次傳送，這種方法雖然簡單但速度慢，而且大量占用CPU的時間，影響系統(tǒng)的性能。更為方便的實現(xiàn)方法是用硬件，目前微處理器串行接口常用的LSI 芯片是UART(通用異
  • 關(guān)鍵字： 嵌入式系統(tǒng)  單片機  UART  FPGA  

基于FPGA的八位RISC CPU的設(shè)計

  •     1  引 言 　　隨著數(shù)字通信和工業(yè)控制領(lǐng)域的高速發(fā)展，要求專用集成電路（ASIC）的功能越來越強，功耗越來越低，生產(chǎn)周期越來越短，這些都對芯片設(shè)計提出了巨大的挑戰(zhàn)，傳統(tǒng)的芯片設(shè)計方法已經(jīng)不能適應(yīng)復雜的應(yīng)用需求了。SoC（System on a Chip）以其高集成度，低功耗等優(yōu)點越來越受歡迎。開發(fā)人員不必從單個邏輯門開始去設(shè)計ASIC，而是應(yīng)用己有IC芯片的功能模塊，稱為核（core），或知識產(chǎn)權(quán)（IP）宏單元進行快速設(shè)計，效率大為提高。CPU 的IP
  • 關(guān)鍵字： 嵌入式系統(tǒng)  單片機  RISC  CPU  FPGA  

Altera首次實現(xiàn)了對關(guān)鍵工業(yè)以太網(wǎng)協(xié)議的FPGA IP支持

  • 　　Altera公司日前宣布為工業(yè)自動化應(yīng)用中的以太網(wǎng)通信協(xié)議提供FPGA支持，這些應(yīng)用包括ProfiNet、Ethernet/IP、Modbus-IDA、EtherCAT、SERCOS III接口和Ethernet Powerlink等。這些關(guān)鍵通信協(xié)議的知識產(chǎn)權(quán)(IP)內(nèi)核現(xiàn)在可以在Altera低成本Cyclone®系列FPGA中實現(xiàn)。 　　設(shè)計人員利用工業(yè)以太網(wǎng)IP內(nèi)核可以在一塊電路板上實現(xiàn)任何標準，這不但減小了外形尺寸，而且節(jié)省了時間。系統(tǒng)OEM能夠以高性價比方式在其自動化產(chǎn)品中增加工業(yè)
  • 關(guān)鍵字： 工業(yè)以太網(wǎng)  FPGA  IP  嵌入式  工業(yè)控制  

基于FPGA的智能控制器設(shè)計及測試方法研究

  • 摘要：通過模糊自整定PID控制器的設(shè)計，本文提出了一種基于VHDL描述、DSP Builder和Modelsim混合仿真、FPGA實現(xiàn)的智能控制器設(shè)計及測試新方法。首先，通過MATLAB仿真，得出智能控制器的結(jié)構(gòu)和參數(shù)。然后，基于VHDL進行智能控制器的數(shù)字化實現(xiàn)及其開環(huán)測試。在此基礎(chǔ)上，通過分析一般智能控制器的測試特點，采用DSP Builder構(gòu)建閉環(huán)測試系統(tǒng)，Modelsim運行DSP Builder生成文件來驗證QuartusII中所做VHDL設(shè)計的測試方法。實驗表明，該測試方法能有效模擬控制器的
  • 關(guān)鍵字： 嵌入式系統(tǒng)  單片機  FPGA  智能控制器  嵌入式  

Stratix II FPGA系統(tǒng)電源設(shè)計

  • 基于MAX1951的諸多特點，本文給出了采用該器件為Stratix II FPGA系統(tǒng)供電以降低其功耗的設(shè)計方案。
  • 關(guān)鍵字： 電源  設(shè)計  系統(tǒng)  FPGA  II  Stratix  

一種基于CPLD的曼徹斯特編解碼器設(shè)計

  • 引言 　　雖然計算機通信的方法和手段多種多樣，但都必須依靠數(shù)據(jù)通信技術(shù)。數(shù)據(jù)通信就是將數(shù)據(jù)信號加到數(shù)據(jù)傳輸信道上進行傳輸，并在接收點將原始發(fā)送的數(shù)據(jù)正確地恢復過來。由于計算機產(chǎn)生的一般都是數(shù)字信號，因此計算機之間的通信實際上都屬于數(shù)據(jù)通信。曼徹斯特碼編解碼器是1553B總線接口中不可缺少的重要組成部分。曼徹斯特碼編解碼器設(shè)計的好壞直接影響總線接口的性能。在數(shù)控測井系統(tǒng)和無線監(jiān)控等領(lǐng)域，曼徹斯特碼編解碼器都有廣泛應(yīng)用。 1 數(shù)據(jù)通信系統(tǒng)結(jié)構(gòu) 　 　　圖1所示是數(shù)據(jù)通信系統(tǒng)的基本構(gòu)成。在計算機通信中
  • 關(guān)鍵字： CPLD  曼徹斯特  嵌入式系統(tǒng)  單片機  嵌入式  

Altera宣布其Cyclone III FPGA提供對EtherCAT IP支持

  • 　　Altera公司日前宣布為EtherCAT技術(shù)協(xié)會的EtherCAT協(xié)議提供知識產(chǎn)權(quán)(IP)支持。此前IP是針對Cyclone® II器件，現(xiàn)在將針對Altera新的低成本、低功耗Cyclone III FPGA。 　　EtherCAT技術(shù)協(xié)會執(zhí)行總監(jiān)Martin Rostan說：“在競爭非常激烈的工廠自動化設(shè)備市場上，企業(yè)正在尋找能夠迅速突出產(chǎn)品優(yōu)勢的新功能和特性。Cyclone III FPGA實現(xiàn)對EtherCAT的支持，使設(shè)計人員能夠以高性價比方式，輕松加入實時以太網(wǎng)功能?！? 　　
  • 關(guān)鍵字： 嵌入式系統(tǒng)  單片機  Altera  FPGA  Cyclone  EtherCAT  IP  嵌入式  

利用FPGA實現(xiàn)UART的設(shè)計

  • 引 言 　　隨著計算機技術(shù)的發(fā)展和廣泛應(yīng)用，尤其是在工業(yè)控制領(lǐng)域的應(yīng)用越來越廣泛，計算機通信顯的尤為重要。串行通信雖然使設(shè)備之間的連線大為減少，但隨之帶來串／并轉(zhuǎn)換和位計數(shù)等問題，這使串行通信技術(shù)比并行通信技術(shù)更為復雜。串／并轉(zhuǎn)換可用軟件實現(xiàn)，也可用硬件實現(xiàn)。用軟件實現(xiàn)串行傳送大多采用循環(huán)移位指令將一個字節(jié)由高位到低位(或低位到高位)一位一位依次傳送，這種方法雖然簡單但速度慢，而且大量占用CPU的時間，影響系統(tǒng)的性能。更為方便的實現(xiàn)方法是用硬件，目前微處理器串行接口常用的LSI 芯片是UART(通用異
  • 關(guān)鍵字： 嵌入式系統(tǒng)  單片機  FPGA  UART  嵌入式  

降低FPGA功耗的設(shè)計

  • 　　使用這些設(shè)計技巧和ISE功能分析工具來控制功耗 　　新一代 FPGA的速度變得越來越快，密度變得越來越高，邏輯資源也越來越多。那么如何才能確保功耗不隨這些一起增加呢？很多設(shè)計抉擇可以影響系統(tǒng)的功耗，這些抉擇包括從顯見的器件選擇到細小的基于使用頻率的狀態(tài)機值的選擇等。 　　為了更好地理解本文將要討論的設(shè)計技巧為什么能夠節(jié)省功耗，我們先對功耗做一個簡單介紹。 　　功耗包含兩個因素：動態(tài)功耗和靜態(tài)功耗。動態(tài)功耗是指對器件內(nèi)的容性負載充放電所需的功耗。它很大程度上取決于  頻率、電壓和負載
  • 關(guān)鍵字： 嵌入式系統(tǒng)  單片機  FPGA  功耗  嵌入式  

擴頻通信系統(tǒng)的FPGA實現(xiàn)

  • 　　擴頻通信自上世紀50年代中期被美國軍方開始研究以來，一直為軍事通信所獨占，廣泛應(yīng)用于軍事通信、電子對抗以及導航、測量等各個領(lǐng)域。進入上世紀90年代以后，擴頻通信又開始向各種民用通信領(lǐng)域發(fā)展，典型的如CDMA和GPS等。應(yīng)用最廣的是直接序列擴頻方式(DSSS)。它是將待傳送的信息數(shù)據(jù)被偽隨機碼調(diào)制，實現(xiàn)頻譜擴展后再傳輸，接收端則采用相同的編碼進行解調(diào)及相關(guān)處理，恢復原始信息數(shù)據(jù)。 　　本文采用VHDL語言、Altera公司的集成開發(fā)環(huán)境QuartusII 6.0和Cyclone系列芯片EPlC3T14
  • 關(guān)鍵字： 通訊  無線  網(wǎng)絡(luò)  FPGA  無線  通信  

快速實現(xiàn)基于FPGA的脈動FIR濾波器

  • 引言 　　目前，用FPGA(現(xiàn)場可編程門陣列)實現(xiàn)FIR(有限沖擊響應(yīng))濾波器的方法大多利用FPGA中LUT(查找表)的特點采用DA(分布式算法)或CSD碼等方法，將乘加運算操作轉(zhuǎn)化為位與、加減和移位操作。這些結(jié)構(gòu)需要占用器件較多的LE(邏輯元件)資源，設(shè)計周期長，工作頻率低，實時性差。本文提出一種基于Stratix系列FPGA器件的新的實時高速脈動FIR濾波器的快速實現(xiàn)方法。利 用FGPA集成的DSP(數(shù)字信號處理器)乘加模塊定制卷積運算單元，利用VHDL(甚高速集成電路硬件描述語言)元件例化語句快
  • 關(guān)鍵字： 嵌入式系統(tǒng)  單片機  FPGA  脈動FIR濾波器  嵌入式  

采用FPGA的圖像采集卡的設(shè)計

  • 　　現(xiàn)代化生產(chǎn)和科學研究對視頻圖像采集系統(tǒng)的要求日益提高。傳統(tǒng)的圖像采集卡速度慢、處理功能簡單、采用分立元件、電路非常復雜；而且可靠性差、不易調(diào)試、不能很好地滿足特殊要求。FPGA(現(xiàn)場可編程門陣列)是專用集成電路中集成度最高的一種，用戶可對FPGA內(nèi)部的邏輯模塊和I／O模塊重新配置，以實現(xiàn)用戶所需邏輯功能。用戶對FPGA的編程數(shù)據(jù)放入芯片，通過上電加載到FPGA中，對其進行初始化；也可在線對其編程，實現(xiàn)系統(tǒng)在線重構(gòu)。基于FPGA技術(shù)的圖像采集主要是通過集成的FPGA開發(fā)板，使用軟件編程把圖像的采集控制程
  • 關(guān)鍵字： 嵌入式系統(tǒng)  單片機  FPGA  圖像采集卡  嵌入式  

利用Virtex-5 FPGA降低功耗

  • 在本文中，我將分析功耗降低所帶來的好處。還將介紹 Virtex-5 器件中所使用的多種技術(shù)和結(jié)構(gòu)上的革新，它們能提供功耗最低的解決方案，并且不會在性能上有任何折扣。

  • 關(guān)鍵字： Virtex  FPGA  低功耗    

基于FPGA的OQPSK解調(diào)器的設(shè)計與實現(xiàn)

  • 根據(jù)軟件無線電的思想，以FPGA器件為核心實現(xiàn)了OQPSK的解調(diào)，大部分功能由FPGA內(nèi)部資源來實現(xiàn)。
  • 關(guān)鍵字： OQPSK  FPGA  解調(diào)器    
共6991條 443/467 |‹ « 441 442 443 444 445 446 447 448 449 450 » ›|

cpld／fpga介紹

您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473