EEPW首頁(yè) >>
主題列表 >>
dds+pll
dds+pll 文章 進(jìn)入dds+pll技術(shù)社區(qū)
基于DDS的無(wú)線數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
- DDS 技術(shù)是近幾年來(lái)迅速發(fā)展的頻率合成技術(shù), 它采用全數(shù)字化的技術(shù), 具有集成度高、體積小、相對(duì)帶寬寬、頻率分辨率高、跳頻時(shí)間短、相位連續(xù)性好、可以寬帶正交輸出、可以外加調(diào)制的優(yōu)點(diǎn), 并方便與控制器接口構(gòu)
- 關(guān)鍵字: 設(shè)計(jì) 實(shí)現(xiàn) 傳輸系統(tǒng) 數(shù)據(jù) DDS 無(wú)線 基于
基于FPGA和DDS技術(shù)的任意波形發(fā)生器設(shè)計(jì)
- 摘要:根據(jù)現(xiàn)代電子系統(tǒng)對(duì)信號(hào)源的頻率穩(wěn)定度、準(zhǔn)確度及分辨率越來(lái)越高的要求,結(jié)合直接數(shù)字式頻率合成器(DDS)的優(yōu)點(diǎn),利用FPGA芯片的可編程性和實(shí)現(xiàn)方案易改動(dòng)的特點(diǎn),提出了一種基于FPGA和DDS技術(shù)的任意波形發(fā)生器
- 關(guān)鍵字: FPGA DDS 任意波形發(fā)生器
一種基于PLL的測(cè)試測(cè)量時(shí)鐘恢復(fù)方案
- 不管是放到測(cè)試設(shè)置中,還是作為被測(cè)設(shè)備的一部分,時(shí)鐘恢復(fù)都在進(jìn)行準(zhǔn)確的測(cè)試測(cè)量時(shí)發(fā)揮著重要作用。由于...
- 關(guān)鍵字: PLL 時(shí)鐘恢復(fù) 測(cè)試測(cè)量
一種基于DDS和Qt的“所見(jiàn)即所得”波形發(fā)生器
- 提出一種基于直接數(shù)字頻率合成(DDS)技術(shù)和Qt鳊程的任意波形發(fā)生器(AWG)的整體設(shè)計(jì)方案。完成了DDS在FPGA中的硬件修改設(shè)計(jì)以及在Linux環(huán)境下Qt程序的軟件設(shè)計(jì)和內(nèi)核驅(qū)動(dòng)程序的開(kāi)發(fā),并給出實(shí)驗(yàn)結(jié)果。實(shí)驗(yàn)結(jié)果表明:通過(guò)觸摸筆繪制任意波形,即可產(chǎn)生與所繪波形在時(shí)間和電壓上均相同的實(shí)際電信號(hào),達(dá)到“所見(jiàn)即所得”的效果,以滿足各種測(cè)試和試驗(yàn)的要求。
- 關(guān)鍵字: DDS 波形發(fā)生器
PLL-VCO設(shè)計(jì)及制作第二部分
- VCO電路的設(shè)計(jì)VCO電路為使用上章的備注欄所介紹的庫(kù)拉普振蕩電路。將線圈與電容組合,使達(dá)到設(shè)計(jì)規(guī)格的40M~60 ...
- 關(guān)鍵字: PLL-VCO
PLL-VCO設(shè)計(jì)及制作第一部分
- 在此說(shuō)明以晶體振蕩器做為基準(zhǔn)振蕩器,將其與VCO以及PLL電路組合成為信號(hào)產(chǎn)生器的情形也被稱(chēng)為頻率合成器。此 ...
- 關(guān)鍵字: PLL-VCO
DDS的調(diào)頻信號(hào)發(fā)生器的硬件設(shè)計(jì)與仿真
- DDS(直接數(shù)字頻率合成器)具有相位變換連續(xù)、頻率轉(zhuǎn)換速度快、頻率分辨率高、相位噪聲低、頻率穩(wěn)定度高、集 ...
- 關(guān)鍵字: DDS
基于PLL的測(cè)試測(cè)量時(shí)鐘恢復(fù)方案
- 不管是放到測(cè)試設(shè)置中,還是作為被測(cè)設(shè)備的一部分,時(shí)鐘恢復(fù)都在進(jìn)行準(zhǔn)確的測(cè)試測(cè)量時(shí)發(fā)揮著重要作用。由于大多數(shù)千兆位通信系統(tǒng)都是同步系統(tǒng),因此系統(tǒng)內(nèi)部的數(shù)據(jù)都使用公共時(shí)鐘定時(shí)。不管是沿著幾英寸的電路板傳
- 關(guān)鍵字: PLL 測(cè)試測(cè)量 時(shí)鐘恢復(fù) 方案
直接數(shù)字頻率合成DDS原理及基于FPGA的實(shí)現(xiàn)
- 直接數(shù)字頻率合成技術(shù)(DirectDigitalSynthesis,DDS)是一種從相位概念出發(fā)直接合成所需要的波形的新的...
- 關(guān)鍵字: DDS FPGA 數(shù)字通信系統(tǒng)
dds+pll介紹
您好,目前還沒(méi)有人創(chuàng)建詞條dds+pll!
歡迎您創(chuàng)建該詞條,闡述對(duì)dds+pll的理解,并與今后在此搜索dds+pll的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對(duì)dds+pll的理解,并與今后在此搜索dds+pll的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473