首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> design

使用 PlanAhead Design 工具提高設(shè)計(jì)性能

  • PlanAhead 軟件提供了一種解決方案越來越多的客戶在賽靈思reg; PlanAheadtrade; 設(shè)計(jì)分析工具提供的層次化設(shè)計(jì)方法學(xué)中找到解決方案。PlanAhead 軟件為 FPGA 設(shè)計(jì)流程增加了可視性和控制。通過解決物理方面(介于邏
  • 關(guān)鍵字: PlanAhead  Design  設(shè)計(jì)性能    

Design Compiler 2010將綜合和布局及布線的生產(chǎn)效

  • 半導(dǎo)體設(shè)計(jì)、驗(yàn)證和制造的軟件及知識(shí)產(chǎn)權(quán)(IP)供應(yīng)商新思科技有限公司(Nasdaq:SNPS)日前宣布:該公司在其Galaxytrade;設(shè)計(jì)實(shí)現(xiàn)平臺(tái)中推出了最新的創(chuàng)新RTL綜合工具Design Compilerreg; 2010,它將綜合和物理層實(shí)
  • 關(guān)鍵字: Compiler  Design  2010  布局    

BlackBerry Porsche Design P’9981 智能手機(jī)即將登陸市場(chǎng)

  • ??????? 捷成集團(tuán)旗下代理品牌Porsche Design最近發(fā)布了BlackBerry?? Porsche Design P’9981 智能手機(jī)。這款手機(jī)由Porsche Design 和RIM 共同打造,是Porsche Design 奢侈品牌推出的第一款智能手機(jī)。這款手機(jī)即將登陸中國(guó)市場(chǎng),售價(jià)預(yù)計(jì)在20000元人民幣左右。由于是限量版產(chǎn)品,目前已有不少顧客聞風(fēng)搶訂。 ??&
  • 關(guān)鍵字: BlackBerry  智能手機(jī)  Porsche Design P’9981   

Berkeley Design:IC設(shè)計(jì)需要高效軟件

  • 與前面兩家公司不同,Berkeley Design是一家只有四年多歷史的公司,公司以提升模擬/射頻和混合信號(hào)IC的設(shè)計(jì)面市時(shí)間為主要奮斗目標(biāo),提供精確電路分析技術(shù)服務(wù),內(nèi)容涉及模擬和RF電路仿真、應(yīng)用數(shù)學(xué)、先進(jìn)數(shù)字分析技術(shù)和設(shè)備建模等。公司主要的優(yōu)勢(shì)是可以縮短消費(fèi)電子領(lǐng)域客戶的設(shè)計(jì)面市的時(shí)間。 數(shù)字技術(shù)在電子產(chǎn)品中得到了廣闊的應(yīng)用,數(shù)字技術(shù)的發(fā)展帶來的結(jié)果不是模擬技術(shù)的減少而是增加。數(shù)字采用的不過是新的技術(shù),而模擬采用的則是全部的技術(shù),現(xiàn)在模擬技術(shù)采用的技術(shù)已經(jīng)幾乎與數(shù)字完全相同。消費(fèi)電子的發(fā)展
  • 關(guān)鍵字: Berkeley  Design  模擬技術(shù)  IC設(shè)計(jì)  

Synopsys公司Design Compiler拓樸繪圖技術(shù)助ST加速ASIC設(shè)計(jì)

  •   Synopsys宣布意法半導(dǎo)體在其90nm和65nm 的ASIC設(shè)計(jì)流程中,應(yīng)用Design Compiler拓樸繪圖技術(shù),縮短了整個(gè)設(shè)計(jì)時(shí)間。意法半導(dǎo)體在其ASIC方法集中應(yīng)用Design Compiler拓樸繪圖技術(shù),從而消除了設(shè)計(jì)的反復(fù)(Iteration),實(shí)現(xiàn)了內(nèi)部設(shè)計(jì)團(tuán)隊(duì)和外部客戶整個(gè)設(shè)計(jì)環(huán)節(jié)工作的順暢。   在ASIC模式下,設(shè)計(jì)能否按計(jì)劃完成,在很多程度上取決于設(shè)計(jì)收斂完成前,網(wǎng)表在客戶與ASIC供應(yīng)商間反復(fù)時(shí)間的縮短。Design Compil
  • 關(guān)鍵字: ASIC設(shè)計(jì)  Compiler拓樸繪圖技術(shù)  Design  ST  Synopsys  單片機(jī)  嵌入式系統(tǒng)  EDA  IC設(shè)計(jì)  

Forte推出升級(jí)版Cynthesizer行為綜合方案

  • Forte Design升級(jí)了Cynthesizer行為綜合方案,可提供更廣泛的生產(chǎn)ESL設(shè)計(jì)流程。Cynthesizer v2.5支持功率估計(jì)、形式驗(yàn)證、模塊化接口IP、FPGA樣品及完整的設(shè)計(jì)報(bào)告子系統(tǒng)。這些新功率可使設(shè)計(jì)人員訪問關(guān)鍵的設(shè)計(jì)信息,簡(jiǎn)化高層設(shè)計(jì)的采用,進(jìn)一步提高設(shè)計(jì)質(zhì)量。    在該公司與Sequence Design的合作下,Cynthesizer客戶可用Sequence的PowerTheater自動(dòng)測(cè)量RTL及門電荷下的功耗。通過測(cè)量系統(tǒng)至網(wǎng)表
  • 關(guān)鍵字: Forte  Design  

EMA Design用于PSpice仿真器功率IC模型庫

  •   EMA Design Automation公司推出了適用于PSpice仿真器的功率IC模型庫,該模型庫由超過150個(gè)流行的功率IC和元件的時(shí)域仿真模型組成。每個(gè)模型均能模擬元件在實(shí)際工作條件下的開關(guān)性能,這對(duì)當(dāng)前開關(guān)模式電源至關(guān)重要。同時(shí)這些模型也可精確模擬傳播延遲、開關(guān)速度、驅(qū)動(dòng)容量、最大占空率和限流特性等非線性特性。   當(dāng)前,對(duì)器件功能、開關(guān)頻率和系統(tǒng)相互作用等設(shè)計(jì)要求日益增加,狀態(tài)空間模型不能揭示影響這些性能特性的重要非線性因素。而功率IC模型庫中的元件則能使用戶重復(fù)執(zhí)行高速仿真以揭示各種性能
  • 關(guān)鍵字: EMA  Design  Automation  
共23條 2/2 « 1 2

design介紹

您好,目前還沒有人創(chuàng)建詞條design!
歡迎您創(chuàng)建該詞條,闡述對(duì)design的理解,并與今后在此搜索design的朋友們分享。    創(chuàng)建詞條

design電路

更多

熱門主題

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473