首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> compiler

新思科技面向臺(tái)積公司先進(jìn)工藝加速下一代芯片創(chuàng)新

  • 摘要：●? ?由Synopsys.ai? EDA套件賦能可投產(chǎn)的數(shù)字和模擬設(shè)計(jì)流程能夠針對臺(tái)積公司N3/N3P和N2工藝，助力實(shí)現(xiàn)芯片設(shè)計(jì)成功，并加速模擬設(shè)計(jì)遷移?！? ?新思科技物理驗(yàn)證解決方案已獲得臺(tái)積公司N3P和N2工藝技術(shù)認(rèn)證，可加速全芯片物理簽核。●? ?新思科技3DIC Compiler和光子集成電路（PIC）解決方案與臺(tái)積公司COUPE技術(shù)強(qiáng)強(qiáng)結(jié)合，在硅光子技術(shù)領(lǐng)域開展合作，能夠進(jìn)一步提高人工智能（AI）和多裸晶（Multi-Die
  • 關(guān)鍵字： 新思科技  臺(tái)積公司  3DIC Compiler  光子集成電路  

新思Fusion Compiler協(xié)助客戶實(shí)現(xiàn)超過500次投片

  • 新思科技宣布其旗艦產(chǎn)品Fusion Compiler RTL至GDSII解決方案自 2019推出以來，已協(xié)助用戶累積超過500次投片，此項(xiàng)成就擴(kuò)展了新思科技在數(shù)字設(shè)計(jì)實(shí)作領(lǐng)域的地位。使用 Fusion Compiler進(jìn)行設(shè)計(jì)投片的客戶涵蓋領(lǐng)先業(yè)界的半導(dǎo)體公司40至3奈米制程節(jié)點(diǎn)，橫跨高效能運(yùn)算(high-performance computing; HPC)、人工智能(AI)與第五代行動(dòng)通訊等高成長的垂直市場。新思科技Fusion Compiler具備統(tǒng)一架構(gòu)和優(yōu)化引擎，可促進(jìn)達(dá)成簽核準(zhǔn)確度(signo
  • 關(guān)鍵字： 新思  Fusion Compiler  

新思科技IC Compiler II技術(shù)助力Graphcore一次性成功實(shí)現(xiàn)數(shù)百億門級(jí)AI處理器的硅晶設(shè)計(jì)

  • 要點(diǎn)： 作為新思科技Fusion Platform的一部分，IC Compiler II憑借其行業(yè)領(lǐng)先的容量和吞吐量，加速實(shí)現(xiàn)了包含超過590億個(gè)晶體管的超大規(guī)模Colossus IPU新思科技RTL-to-GDS流程中針對AI硬件設(shè)計(jì)的創(chuàng)新優(yōu)化技術(shù)提供了同類最佳的性能、功率和區(qū)域（PPA）指標(biāo)集成式黃金簽核技術(shù)帶來可預(yù)測且收斂的融合設(shè)計(jì)，同時(shí)實(shí)現(xiàn)零裕度流程新思科技（Synopsys, Inc., 納斯達(dá)克股票代碼：SNPS）近日宣布，其行業(yè)領(lǐng)先的IC Compiler? II布局布線解決方案成
  • 關(guān)鍵字： 新思科技  IC Compiler II  Graphcore  

新思科技推出業(yè)界首個(gè)統(tǒng)一平臺(tái)3DIC Compiler，以加速多裸晶芯片系統(tǒng)設(shè)計(jì)和集成

  • 重點(diǎn)：3DIC Compiler基于新思科技的Fusion Design Platform、世界級(jí)引擎和數(shù)據(jù)模型，在單一用戶環(huán)境下提供一個(gè)綜合性的端到端解決方案，具有針對先進(jìn)多裸晶芯片系統(tǒng)設(shè)計(jì)的全套功能提供強(qiáng)大的三維視圖功能，為2.5D/3D封裝可視化提供直觀的環(huán)境，顯著減少設(shè)計(jì)到分析的迭代次數(shù)，并最大限度地縮短整體集成時(shí)間提供與Ansys硅-封裝-印刷電路板技術(shù)的緊密集成，以進(jìn)行系統(tǒng)級(jí)信號(hào)、功率和熱量分析新思科技（Synopsys, Inc.，納斯達(dá)克股票代碼：SNPS）近日推出其3DIC Co
  • 關(guān)鍵字： 新思科技  3DIC Compiler  

三星采用新思科技的IC Compiler II 機(jī)器學(xué)習(xí)技術(shù)設(shè)計(jì)新一代5納米移動(dòng)SoC芯片

  • 重點(diǎn)：IC Compiler II和Fusion Compiler的機(jī)器學(xué)習(xí)技術(shù)助力三星將頻率提高高達(dá)5%，功耗降低5%機(jī)器學(xué)習(xí)預(yù)測性技術(shù)可加快周轉(zhuǎn)時(shí)間(TAT)，使三星能夠跟上具挑戰(zhàn)性的設(shè)計(jì)時(shí)間表三星在即將推出的新一代移動(dòng)芯片流片中部署了機(jī)器學(xué)習(xí)技術(shù)新思科技（Synopsys, Inc.，納斯達(dá)克股票代碼：SNPS）今天宣布，三星(Samsung)為其新一代5納米移動(dòng)芯片生產(chǎn)設(shè)計(jì)，采用了IC Compiler? II布局布線解決方案（新思科技Fusion Design Platform?的一
  • 關(guān)鍵字： 三星  新思科技  IC Compiler II   機(jī)器學(xué)習(xí)  5納米  SoC  

Design Compiler 2010將綜合和布局及布線的生產(chǎn)效率提高2倍

  • 半導(dǎo)體設(shè)計(jì)、驗(yàn)證和制造的軟件及知識(shí)產(chǎn)權(quán)（IP）供應(yīng)商新思科技有限公司（Nasdaq:SNPS）日前宣布：該公司在其Galaxytrade;設(shè)計(jì)實(shí)現(xiàn)平臺(tái)中推出了最新的創(chuàng)新RTL綜合工具Design Compilerreg; 2010，它將綜合和物理層實(shí)
  • 關(guān)鍵字： Compiler  Design  布局    

Custom Compiler開拓視覺輔助自動(dòng)化新紀(jì)元

  • 　　新思科技(Synopsys, Inc.)日前發(fā)布全新定制設(shè)計(jì)解決方案Custom Compiler?。Custom Compiler?將定制設(shè)計(jì)任務(wù)時(shí)間由數(shù)天縮短至數(shù)小時(shí)，消弭了FinFET的生產(chǎn)力差距。為了將FinFET版圖生產(chǎn)力提升到新的高度，Synopsys采用了新穎的定制設(shè)計(jì)方法，即開發(fā)視覺輔助自動(dòng)化技術(shù)，從而提高普通設(shè)計(jì)任務(wù)的速度，降低迭代次數(shù)并支持復(fù)用。通過與行業(yè)領(lǐng)先的客戶的密切合作，Custom Compiler已經(jīng)在最先進(jìn)的節(jié)點(diǎn)上進(jìn)行生產(chǎn)工作，并
  • 關(guān)鍵字： 新思  Custom Compiler  

Design Compiler 2010將綜合和布局及布線的生產(chǎn)效

  • 半導(dǎo)體設(shè)計(jì)、驗(yàn)證和制造的軟件及知識(shí)產(chǎn)權(quán)（IP）供應(yīng)商新思科技有限公司（Nasdaq:SNPS）日前宣布：該公司在其Galaxytrade;設(shè)計(jì)實(shí)現(xiàn)平臺(tái)中推出了最新的創(chuàng)新RTL綜合工具Design Compilerreg; 2010，它將綜合和物理層實(shí)
  • 關(guān)鍵字： Compiler  Design  2010  布局    

Cadence推出C-to-Silicon Compiler

  • 　　加州圣荷塞，2008年7月15日——全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司（納斯達(dá)克: CDNS），今天宣布推出Cadence® C-to-Silicon Compiler，這是一種高階綜合產(chǎn)品，能夠讓設(shè)計(jì)師在創(chuàng)建和復(fù)用系統(tǒng)級(jí)芯片IP的過程中，將生產(chǎn)力提高10倍。C-to-Silicon Compiler中的創(chuàng)新技術(shù)成為溝通系統(tǒng)級(jí)模型之間的橋梁，它們通常是用C/C++ 和SystemC寫成的，而寄存器傳輸級(jí)（RTL）模型通常被用于檢驗(yàn)、實(shí)現(xiàn)和集成SoC。這種
  • 關(guān)鍵字： Cadence  SoC  C-to-Silicon Compiler  半導(dǎo)體  

Cadence推出C-to-Silicon Compiler拓展系統(tǒng)級(jí)產(chǎn)品

  • 　　全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司（納斯達(dá)克: CDNS），今天宣布推出Cadence® C-to-Silicon Compiler，這是一種高階綜合產(chǎn)品，能夠讓設(shè)計(jì)師在創(chuàng)建和復(fù)用系統(tǒng)級(jí)芯片IP的過程中，將生產(chǎn)力提高10倍。C-to-Silicon Compiler中的創(chuàng)新技術(shù)成為溝通系統(tǒng)級(jí)模型之間的橋梁，它們通常是用C/C++ 和SystemC寫成的，而寄存器傳輸級(jí)（RTL）模型通常被用于檢驗(yàn)、實(shí)現(xiàn)和集成SoC。這種重要的新功能對于開發(fā)新型SoC和系統(tǒng)級(jí)IP，用于消費(fèi)電子、無
  • 關(guān)鍵字： Cadence  C-to-Silicon Compiler  

Synopsys推出IC COMPILER 2007.03版

  • 　　Synopsys 今天發(fā)布了下一代布局布線解決方案——IC Complier 2007.03 版。該版本運(yùn)行時(shí)間更快、容量更大、多角/多模優(yōu)化（MCMM）更加智能、而且具有改進(jìn)的可預(yù)測性，可顯著提高設(shè)計(jì)人員的生產(chǎn)效率。 　　同時(shí)，新版本還推出了支持正在興起的45納米技術(shù)的物理設(shè)計(jì)。目前，有近百個(gè)采用IC Compiler的客戶設(shè)計(jì)正在進(jìn)行中，訂單金額超過一億美元。IC Compiler正成為越來越多市場領(lǐng)先的IC設(shè)計(jì)公司在各種應(yīng)用和廣泛硅技術(shù)中的理想選擇。2007.03 版的重大技術(shù)創(chuàng)新將為加速其廣
  • 關(guān)鍵字： COMPILER  Synopsys  單片機(jī)  嵌入式系統(tǒng)  

威捷采用Synopsys IC Compiler進(jìn)行90納米設(shè)計(jì)

  • 易于移植、強(qiáng)有力的技術(shù)發(fā)展路線圖等優(yōu)勢使其在競爭中脫穎而出 全球電子設(shè)計(jì)自動(dòng)化軟件工具（EDA）領(lǐng)導(dǎo)廠商Synopsys（Nasdaq: SNPS）近日宣布，美國威捷半導(dǎo)體公司（Silicon Optix）采用Synopsys IC Compiler下一代布局布線解決方案，設(shè)計(jì)其高性能視頻處理器。長期以來，威捷半導(dǎo)體一直是Synopsys布局布線技術(shù)的用戶。為了轉(zhuǎn)向90納米工藝，威捷半導(dǎo)體評(píng)估了市場上所有的解決方案，并最終選定了IC Compiler，這是
  • 關(guān)鍵字： 90納米設(shè)計(jì)  Compiler  IC  Synopsys  單片機(jī)  嵌入式系統(tǒng)  威捷半導(dǎo)體  
共12條 1/1 1
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473