EEPW首頁(yè) >>
主題列表 >>
dp-cpld
dp-cpld 文章 進(jìn)入dp-cpld技術(shù)社區(qū)
基于AVR和CPLD編程的高速數(shù)據(jù)采集存儲(chǔ)系統(tǒng)設(shè)計(jì)
- 對(duì)于一個(gè)成型的探測(cè)系統(tǒng)而言,通常都是有采集儲(chǔ)存部分的,無(wú)論是電信號(hào)、光信號(hào)、聲音信號(hào)、磁信號(hào)等在被探 ...
- 關(guān)鍵字: AVR CPLD 高速數(shù)據(jù)采集 存儲(chǔ)系統(tǒng)
利用CoolRunner-II CPLD設(shè)計(jì)GPS系統(tǒng)
- GPS已在汽車(chē)、移動(dòng)電話、PDA甚至手表等越來(lái)越多的產(chǎn)品中出現(xiàn)。每家GPS供應(yīng)商都推出了數(shù)十種GPS產(chǎn)品,令消費(fèi)者...
- 關(guān)鍵字: CoolRunner-II CPLD GPS
基于CoolRunner CPLD的MP3應(yīng)用開(kāi)發(fā)板的設(shè)計(jì)
- 便攜式MP3播放器作為一種集音頻播放、數(shù)據(jù)存儲(chǔ)為一身的數(shù)碼產(chǎn)品,其功能結(jié)構(gòu)為電子設(shè)計(jì)人員所津津樂(lè)道。新功...
- 關(guān)鍵字: CoolRunner CPLD
基于ARM和CPLD的嵌入式視覺(jué)系統(tǒng)設(shè)計(jì)
- 目前,關(guān)于視覺(jué)系統(tǒng)的研究已經(jīng)成為熱點(diǎn),也有開(kāi)發(fā)出的系統(tǒng)可供參考。但這些系統(tǒng)大多是基于PC機(jī)的,由于算法和硬件結(jié)構(gòu)的復(fù)雜性而使其在小型嵌入式系統(tǒng)中的應(yīng)用受到了限制。上述系統(tǒng)將圖像數(shù)據(jù)采集后,視覺(jué)處理算法是
- 關(guān)鍵字: CPLD ARM 嵌入式視覺(jué) 系統(tǒng)設(shè)計(jì)
基于CoolRunner CPLD的MP3應(yīng)用開(kāi)發(fā)板的設(shè)計(jì)與實(shí)現(xiàn)
- 本文介紹了基于CoolRunner CPLD的MP3應(yīng)用開(kāi)發(fā)板的設(shè)計(jì)流程,驗(yàn)證了利用現(xiàn)有IP Core設(shè)計(jì)的可行性和高效性。在設(shè)計(jì)過(guò)程中,硬件(實(shí)驗(yàn)評(píng)估板)的設(shè)計(jì)和基于IP Core的算法設(shè)計(jì)可同步進(jìn)行,避免了兩者因異步帶來(lái)的設(shè)計(jì)周期的延長(zhǎng)。實(shí)踐證明本文的設(shè)計(jì)思路和實(shí)現(xiàn)方法是一種靈活、快速、可靠地開(kāi)發(fā)數(shù)字系統(tǒng)平臺(tái)的設(shè)計(jì)方案。
- 關(guān)鍵字: CoolRunner CPLD MP3 應(yīng)用開(kāi)發(fā)
基于CPLD與絕對(duì)式編碼器的高精度高速伺服單元
- 本設(shè)計(jì)已經(jīng)完成了硬件及軟件的全部設(shè)計(jì),讀取帶有絕對(duì)式編碼器的電動(dòng)機(jī)轉(zhuǎn)子的任何一個(gè)位置數(shù)據(jù)只需31μs,通信速率可達(dá)2.5Mb/s,將本設(shè)計(jì)集成在伺服驅(qū)動(dòng)單元中,驅(qū)動(dòng)和控制電動(dòng)機(jī)轉(zhuǎn)數(shù)可達(dá)6000轉(zhuǎn)/分,控制電動(dòng)機(jī)轉(zhuǎn)子的位置精度可達(dá)μM級(jí)。
- 關(guān)鍵字: CPLD 絕對(duì)式編碼器 高精度 高速伺服單元
基于Verilog簡(jiǎn)易UART的FPGA/CPLD實(shí)現(xiàn)
- 基于Verilog簡(jiǎn)易UART的FPGA/CPLD實(shí)現(xiàn),目標(biāo):在xo640上實(shí)現(xiàn)一個(gè)簡(jiǎn)單的Uart,能夠解析串口數(shù)據(jù),并在寄存器中存儲(chǔ),用FIFO實(shí)現(xiàn)數(shù)據(jù)的傳遞。那么后期可以通過(guò)開(kāi)發(fā)板上的串口經(jīng)CPLD訪問(wèn)各種數(shù)據(jù)。比如PC=CPLD=EEPROM等等,極大方便后期的開(kāi)發(fā)和調(diào)試。
- 關(guān)鍵字: FPGA/CPLD 實(shí)現(xiàn) UART 簡(jiǎn)易 Verilog 基于
dp-cpld介紹
您好,目前還沒(méi)有人創(chuàng)建詞條dp-cpld!
歡迎您創(chuàng)建該詞條,闡述對(duì)dp-cpld的理解,并與今后在此搜索dp-cpld的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對(duì)dp-cpld的理解,并與今后在此搜索dp-cpld的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473