dp-cpld 文章 進(jìn)入dp-cpld技術(shù)社區(qū)
基于CPLD的雙屏結(jié)構(gòu)液晶控制器的研究與設(shè)計
- 介紹了Verilog HDL設(shè)計CPLD作為液晶控制器的幾個基本部分,經(jīng)過驗證,所設(shè)計控制器在單片機作用下正確完成液晶的顯示。本設(shè)計創(chuàng)新點在于控制器設(shè)計使用硬件描述語言Verilog而非傳統(tǒng)設(shè)計方法設(shè)計,易于理解,易于維護(hù),調(diào)試電路速度快,有許多易于掌握的仿真綜合布局布線工具。若使用其他液晶屏,只需修改程序中相關(guān)參數(shù),更多功能的擴充,也只需增添CPLD中的模塊即可實現(xiàn)。
- 關(guān)鍵字: 控制器 研究 設(shè)計 液晶 結(jié)構(gòu) CPLD 雙屏 基于
CPLD在TMS320F2812系統(tǒng)中的應(yīng)用
- CPLD在TMS320F2812系統(tǒng)中的應(yīng)用,1 引言 TMS320F2812是美國德州儀器公司推出的C2000 家族中最新一代產(chǎn)品。先進(jìn)的內(nèi)部和外設(shè)結(jié)構(gòu)使得該處理器主要用于大存儲設(shè)備管理、高性能的控制場合。在F2812構(gòu)成的應(yīng)用系統(tǒng)中,需要設(shè)計一些邏輯控制電路來保證
- 關(guān)鍵字: 應(yīng)用 系統(tǒng) TMS320F2812 CPLD
基于CPLD/FPGA的半整數(shù)分頻器的設(shè)計實例
- 1引言CPLD(ComplexprogrammableLogicDevice,復(fù)雜可編程邏輯器件)和FPGA(FieldprogrammableGatesArray...
- 關(guān)鍵字: CPLD FPGA 半整數(shù)分頻器
dp-cpld介紹
您好,目前還沒有人創(chuàng)建詞條dp-cpld!
歡迎您創(chuàng)建該詞條,闡述對dp-cpld的理解,并與今后在此搜索dp-cpld的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對dp-cpld的理解,并與今后在此搜索dp-cpld的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473