首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> dpu asic

在選用FPGA進(jìn)行設(shè)計(jì)時如何降低功耗

  • 傳統(tǒng)意義上，ASIC和CPLD是低功耗競爭中當(dāng)仁不讓的贏家。但是由于相對成本較高，且用戶對高端性能和額外邏輯的要求也越來越多，在低功耗應(yīng)用中使用CPLD正在失去優(yōu)勢。ASIC也面臨相同的風(fēng)險。而例如FPGA這樣日益增長的可編程半導(dǎo)體器件正逐步成為備受青睞的解決方案。
  • 關(guān)鍵字： 低功耗  ASIC  CPLD  可編程半導(dǎo)體器件  

可配置電源管理ASIC--當(dāng)今的系統(tǒng)黏合劑

  • 上個世紀(jì)，在數(shù)字化思維主導(dǎo)設(shè)計(jì)領(lǐng)域時，系統(tǒng)是標(biāo)準(zhǔn)處理器，ASSP，模擬電路和黏合邏輯的混合物?！梆ず线壿嫛笔峭ㄟ^小型和中型集成電路把不同數(shù)字芯片的協(xié)議和總線連在一起。為了降低成本實(shí)現(xiàn)一體化，“黏合邏輯”曾經(jīng)風(fēng)靡整個ASIC業(yè)。
  • 關(guān)鍵字： 集成電路  ASIC  電源管理  

如何用C語言描述AES256加密算法最高效？

  • 高級加密標(biāo)準(zhǔn) (AES) 已經(jīng)成為很多應(yīng)用（諸如嵌入式系統(tǒng)中的應(yīng)用等）中日漸流行的密碼規(guī)范。
  • 關(guān)鍵字： ASIC  AES  FPGA  嵌入式  

MEMS麥克風(fēng)技術(shù)滿足音量市場的性能要求

  • 隨著智能設(shè)備的迅猛發(fā)展，市場需要更高性能的麥克風(fēng)，而MEMS可以在緊湊的尺寸內(nèi)麥克風(fēng)提供高性能和保真度及可靠性，適用于便攜式設(shè)備。本文介紹了MEMS麥克風(fēng)的結(jié)構(gòu)和工作模式，并介紹了相關(guān)的MEMS麥克風(fēng)套件。
  • 關(guān)鍵字： MEMS  麥克風(fēng)  ASIC  201706  

ASIC設(shè)計(jì)中不可忽視的幾大問題

  • 　　ASIC的復(fù)雜性不斷提高，同時工藝在不斷地改進(jìn)，如何在較短的時間內(nèi)開發(fā)一個穩(wěn)定的可重用的ASIC芯片的設(shè)計(jì)，并且一次性流片成功，這需要一個成熟的ASIC的設(shè)計(jì)方法和開發(fā)流程?！　”疚慕Y(jié)合NCverilog，DesignCompile，Astro等ASIC設(shè)計(jì)所用到的EDA軟件，從工藝獨(dú)立性、系統(tǒng)的穩(wěn)定性、復(fù)雜性的角度對比各種ASIC的設(shè)計(jì)方法，介紹了在編碼設(shè)計(jì)、綜合設(shè)計(jì)、靜態(tài)時序分析和時序仿真等階段經(jīng)常忽視的問題以及避免的辦法，從而使得整個設(shè)計(jì)具有可控性?！　?nbsp;   　
  • 關(guān)鍵字： ASIC  

便攜式數(shù)據(jù)采集系統(tǒng)中ADC的選用指南

  • 真實(shí)世界的應(yīng)用需要真實(shí)世界的物理連接，一般來說，這意味著模擬信號要在系統(tǒng)內(nèi)的某處被數(shù)字化處理，以便于微處理器、ASIC或FPGA采集數(shù)據(jù)并做出決策?；具x用標(biāo)準(zhǔn)當(dāng)選擇一款模擬數(shù)字轉(zhuǎn)換器(ADC)時，大多數(shù)設(shè)計(jì)師似
  • 關(guān)鍵字： 模數(shù)轉(zhuǎn)換器    SPI    ASIC    ADC  

常見問題解答：賽靈思采用首個ASIC級UltraScale可編程架構(gòu)

  • 1. 賽靈思將在2013年7月10日宣布推出什么產(chǎn)品？ 賽靈思宣布20nm兩項(xiàng)新的行業(yè)第一，延續(xù)28nm工藝節(jié)點(diǎn)上一系列業(yè)界創(chuàng)新優(yōu)勢： middot; 賽靈思宣布開始投片半導(dǎo)體行業(yè)首款20nm器件以及投片PLD行業(yè)首款20nm All
  • 關(guān)鍵字： UltraScale  ASIC  賽靈思  可編程    

在系統(tǒng)設(shè)計(jì)中的如何選擇半導(dǎo)體器件：ASIC，還是FPGA？

  • 作為一個系統(tǒng)設(shè)計(jì)工程師，經(jīng)常會遇到這個問題：是選用ASIC還是FPGA?讓我們來看一看這兩者有什么不同。所謂ASIC，是專用集成電路(Application Specific Integrated Circuit)的簡稱，電子產(chǎn)品中，應(yīng)用非常廣泛。ASIC的
  • 關(guān)鍵字： FPGA  ASIC  系統(tǒng)設(shè)計(jì)  成本因素  

ASIC、ASSP、SoC和FPGA到底有何區(qū)別？

  • 我經(jīng)常收到關(guān)于各類設(shè)備之間的差異的問題，諸如ASIC、ASSP、SoC和FPGA之間的區(qū)別問題。例如是SoC是ASIC嗎?或ASIC是SoC嗎?ASIC和ASSP之間的區(qū)別是什么?以及高端FPGA應(yīng)該歸類為SoC嗎?這里有幾個難題，至少技術(shù)和術(shù)語隨
  • 關(guān)鍵字： ASIC    ASSP    SoC    FPGA  

智原發(fā)表PowerSlash(TM)硅智財(cái)于聯(lián)電55奈米超低功耗製程支援物聯(lián)網(wǎng)應(yīng)用開發(fā)

  • 　　聯(lián)華電子今(12日)與ASIC設(shè)計(jì)服務(wù)暨IP研發(fā)銷售廠商智原科技(Faraday Technology Corporation，TWSE：3035)共同發(fā)表智原科技于聯(lián)電55奈米超低功耗製程(55ULP)的PowerSlash™基礎(chǔ)IP方案。智原PowerSlash™與聯(lián)電製程技術(shù)相互結(jié)合設(shè)計(jì)，為超低功耗的無線應(yīng)用需求技術(shù)進(jìn)行優(yōu)化，滿足無線物聯(lián)網(wǎng)產(chǎn)品的電池長期壽命需求。 　　智原科技行銷暨投資副總于德旬表示：「物聯(lián)網(wǎng)應(yīng)用建構(gòu)過程中，效能往往受制于低功耗技術(shù)。而今透過聯(lián)電55奈
  • 關(guān)鍵字： 聯(lián)華電子  ASIC  

基于EDA技術(shù)的電子設(shè)計(jì)要點(diǎn)

  • 數(shù)字化是電子設(shè)計(jì)發(fā)展的必然趨勢，EDA 技術(shù)綜合了計(jì)算機(jī)技術(shù)、集成電路等在不斷向前發(fā)展，給電子設(shè)計(jì)領(lǐng)域帶來了一種全新的理念。本文筆者首先簡
  • 關(guān)鍵字： EDA  ASIC  

適用于FPGA、GPU和ASIC系統(tǒng)的電源管理

  • 本文通過列舉Altera 公司的 20nm Arria 10 FPGA 和 Arria 10 SoC (片上系統(tǒng)) 開發(fā)電路板的電源管理解決方案，分析了對于FPGA、GPU 或 ASIC 控制的系統(tǒng)中電源管理帶來的挑戰(zhàn)，并指出通過使用 LTPowerCAD 和 LTPowerPlanner 這類工具，可以大大簡化對負(fù)載點(diǎn)穩(wěn)壓器以及各部分分析結(jié)果的映射任務(wù)。
  • 關(guān)鍵字： 電源管理  FPGA  GPU  ASIC  201609  

智原榮獲ISO9001 Plus品質(zhì)知識典范獎，高經(jīng)營品質(zhì)打造設(shè)計(jì)服務(wù)

  • 　　ASIC 設(shè)計(jì)服務(wù)暨 IP 研發(fā)銷售領(lǐng)導(dǎo)廠商-智原科技(Faraday Technology, TAIEX: 3035)于日前獲頒 ISO9001 Plus 典范獎項(xiàng)。ISO9001:2015是ISO 15年來最大改版，能成為首批獲得SGS專業(yè)驗(yàn)證的廠商，是對智原在品質(zhì)承諾、經(jīng)營與職能發(fā)展表現(xiàn)上的高度肯定和最具體驗(yàn)證。 　　智原科技成立于1993年，累積20余年在 IP (矽智財(cái))與 ASIC 設(shè)計(jì)服務(wù)的豐富經(jīng)驗(yàn)，不但自主產(chǎn)出了3,000多支的 IP，更有2,000多個專案的成功量產(chǎn)經(jīng)驗(yàn)，客戶遍及臺
  • 關(guān)鍵字： ASIC  智原科技  

智原和聯(lián)電發(fā)表28HPC(U) 12.5G SerDes PHY IP解決方案

  • 　　聯(lián)華電子今(3日) 與 ASIC 設(shè)計(jì)服務(wù)暨 IP 研發(fā)銷售廠商智原科技共同發(fā)表智原科技于聯(lián)電28奈米 HPCU 工藝的可編程12.5Gbps SerDes PHY IP 方案。此次智原成功推出的 SerDes PHY，為聯(lián)電28奈米 High-K / Metal Gate 后閘極技術(shù)工藝平臺中一系列高速 I/O 解決方案的第一步。 　　藉由采用涵蓋1.25Gbps 到12.5Gbps 的可編程架構(gòu)技術(shù)，此 SerDes PHY 能夠輕易支持10G/1G xPON 被動光纖網(wǎng)絡(luò)通訊設(shè)備。結(jié)合不同的
  • 關(guān)鍵字： 聯(lián)華電子  ASIC   

數(shù)字電路(fpga/asic)設(shè)計(jì)入門之靜態(tài)時序分析

  • 　　靜態(tài)時序分析簡稱STA(Static Timming Analysis)，它提供了一種針對大規(guī)模門級電路進(jìn)行時序驗(yàn)證的有效方法。它指需要更具電路網(wǎng)表的拓?fù)?，就可以檢查電路設(shè)計(jì)中所有路徑的時序特性，測試電路的覆蓋率理論上可以達(dá)到100%，從而保證時序驗(yàn)證的完備性;同時由于不需要測試向量，所以STA驗(yàn)證所需時間遠(yuǎn)小于門級仿真時間。但是，靜態(tài)時序分析也有自己的弱點(diǎn)，它無法驗(yàn)證電路功能的正確性，所以這一點(diǎn)必須由RTL級的功能仿真來保證，門級網(wǎng)表功能的正確性可以用門級仿真技術(shù)，也可以用后面講到的形式驗(yàn)證技術(shù)。值
  • 關(guān)鍵字： fpga  asic  靜態(tài)時序  
共560條 9/38 |‹ « 7 8 9 10 11 12 13 14 15 16 » ›|

dpu asic介紹

您好，目前還沒有人創(chuàng)建詞條dpu asic!
歡迎您創(chuàng)建該詞條，闡述對dpu asic的理解，并與今后在此搜索dpu asic的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473