首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> dpu asic

人工智能帶動ASIC設計快速增加，產(chǎn)品出貨量將成長10.1%

  • 　　根據(jù)Semico Research，在未來幾年，人工智能將以圖形辨識、語音辨識和語言翻譯等各種形式，出現(xiàn)在幾乎每一款裝置與應用中… 　　根據(jù)Semico Research的最新調查報告，在2021年以前，人工智能(AI)聲控裝置ASIC的設計預計將以接近20%的復合年成長率(CAGR)成長，幾乎達到2016年至2021年間所有ASIC設計成長率(10.1%)的兩倍。 　　隨著Amazon Echo和Google Home等聲控數(shù)位助理的普及，加上普遍對于人工智能(AI)進行設計的狂熱
  • 關鍵字： 人工智能  ASIC  

聯(lián)發(fā)科ASIC怎么布局？ 蔡力行：剛起步不能太挑客戶

  • 　　聯(lián)發(fā)科共同CEO蔡力行表示，對于明年營運預估樂觀成長，聯(lián)發(fā)科也持續(xù)朝向多面向布局，包括5G、AI、車用電子等領域， 至于被問及ASIC的布局，他則說會發(fā)揮聯(lián)發(fā)科既有資源，但畢竟才剛開始，「聯(lián)發(fā)科現(xiàn)階段當然不會太挑客戶」，還是以整體業(yè)務成長為優(yōu)先考慮。 　　蔡力行表示，聯(lián)發(fā)科對于5G持續(xù)也持續(xù)努力，相關芯片產(chǎn)品也都會跟上5G的發(fā)展，為2020年的商轉作準備，聯(lián)發(fā)科對5G得規(guī)劃是很完整的，至于被問及是否會想在高通前發(fā)表5G芯片產(chǎn)品，他幽默響應，「可能要先去問問他們(高通)」， 針對今日傳出蘋果有可能排除
  • 關鍵字： 聯(lián)發(fā)科  ASIC  

想一次性流片成功 ASIC設計中這些問題不可忽視

  • 想一次性流片成功 ASIC設計中這些問題不可忽視-ASIC的復雜性不斷提高，同時工藝在不斷地改進，如何在較短的時間內開發(fā)一個穩(wěn)定的可重用的ASIC芯片的設計，并且一次性流片成功，這需要一個成熟的ASIC的設計方法和開發(fā)流程。
  • 關鍵字： asic  

ASIC、ASSP、SoC和FPGA之間到底有何區(qū)別？

  • ASIC、ASSP、SoC和FPGA之間到底有何區(qū)別？-我經(jīng)常收到關于各類設備之間的差異的問題，諸如ASIC、ASSP、SoC和FPGA之間的區(qū)別問題。例如是SoC是ASIC嗎？或ASIC是SoC嗎？ASIC和ASSP之間的區(qū)別是什么？以及高端FPGA應該歸類為SoC嗎？
  • 關鍵字： FPGA  SoC  ASSP  ASIC  

五大優(yōu)勢凸顯 可編程邏輯或將呈現(xiàn)快速增長

  • 五大優(yōu)勢凸顯 可編程邏輯或將呈現(xiàn)快速增長-可編程邏輯器件的兩種類型是現(xiàn)場可編程門陣列（FPGA）和復雜可編程邏輯器件（CPLD）。在這兩類可編程邏輯器件中，F(xiàn)PGA是在PAL、GAL、EPLD等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。
  • 關鍵字： ASIC  FPGA  CPLD  半導體芯片  

談談如何利用FPGA開發(fā)板進行ASIC原型開發(fā)

  • 談談如何利用FPGA開發(fā)板進行ASIC原型開發(fā)-ASIC設計在尺寸和復雜性上不斷增加，現(xiàn)代FPGA的容量和性能的新進展意味著這些設計中的2/3能夠使用單個FPGA進行建模。
  • 關鍵字： FPGA  ASIC  

什么是FPGA，ASIC，如何設計一個適用于它們的供電系統(tǒng)

  • 什么是FPGA，ASIC，如何設計一個適用于它們的供電系統(tǒng)-目前，在集成電路界ASIC被認為是一種為專門目的而設計的集成電路。是指應特定用戶要求和特定電子系統(tǒng)的需要而設計、制造的集成電路。ASIC的特點是面向特定用戶的需求，ASIC在批量生產(chǎn)時與通用集成電路相比具有體積更小、功耗更低、可靠性提高、性能提高、保密性增強、成本降低等優(yōu)點
  • 關鍵字： fpga  asic  電源  

BaySand（倍賽達）讓客戶通過 Arm DesignStart計劃使基于Arm定制ASIC更加易于實現(xiàn)

  • 　　作為可配置標準單元ASIC解決方案佼佼者，BaySand, Inc.(倍賽達)宣布：公司現(xiàn)在可提供采用Arm? Cortex?-M0和Cortex-M3處理器定制系統(tǒng)級芯片(SoC)的設計服務，并可通過Arm DesignStart?計劃而無需預先支付處理器授權費用?！　≡荚O備制造商(Original Equipment Manufacturers)正越來越多地采用定制的系統(tǒng)級芯片(SoC，System-on-Chip)，以創(chuàng)造更加小巧、更低成本、更
  • 關鍵字： BaySand  ASIC  

DARPA：人工智能需要ASIC芯片 我們正在努力

  • 　　上周三，美國國防部高級研究計劃局(DARPA)宣布，為了幫助人工智能技術獲得長足發(fā)展，他們即將開展兩項新項目，開發(fā)新一代計算機芯片。DARPA相信，開發(fā)專門應用于人工智能領域的特制芯片將推動該領域的不斷發(fā)展。 　　特制芯片 　　50年來，摩爾定律作為一項基本原理，一直推動著計算機芯片微處理器的發(fā)展。 20世紀60年代，英特爾聯(lián)合創(chuàng)始人Gordon Moore在經(jīng)過一系列的觀察后，得出了一個推測，他推測集成電路上晶體管的數(shù)量，約每隔18-24個月便會增加一倍，微芯片的性能也會得到有效的提升。但現(xiàn)在的
  • 關鍵字： 人工智能  ASIC  

ASIC廠商大戰(zhàn)AI芯片市場，這家公司可能成為最大黑馬？

  • 　　人工智能(AI)現(xiàn)在的熱度節(jié)節(jié)攀升。這項技術存在了數(shù)十年之久，一直不溫不火，但它最近已經(jīng)成為數(shù)據(jù)中心分析、自動駕駛汽車和增強現(xiàn)實等應用的焦點。這項技術怎么就重獲新生了呢?在我看來，人工智能迅速走熱的趨勢是由兩種力量所推動的：訓練人工智能系統(tǒng)所需要的數(shù)據(jù)的大爆發(fā)和可以大大加快訓練進程的新技術的出現(xiàn)。下面，我們分別從這兩個方面進行一下解讀。 　　數(shù)據(jù)就是人工智能世界的貨幣。沒有大量的已知結果，就無法進行推論和機器學習。得益于數(shù)據(jù)中心領域幾個巨無霸的強力推動，各種數(shù)據(jù)庫正處于如火如荼的建設中。谷歌已經(jīng)積累
  • 關鍵字： ASIC  AI  

通訊管理機新方案解決辦法

  • 　　變電所，調度站運用的通訊管理機——高額的制造成本又讓許多制造廠家和使用者望而卻步，如何才能有效的控制成本，又能不降低產(chǎn)品性能，大幅提高性價比呢?本文教您解決?！　⊥ㄓ嵐芾頇C一般運用于變電所，調度站，通過控制平臺控制下行的RTU設備，實現(xiàn)遙信，遙測，遙控等信息的采集，將消息反饋回調度中心，然后，控制中心管理員通過消息的處理分析，選擇將執(zhí)行的命令，達到遠程輸出調度命令的目標?！　∫?、通訊管理機也稱作DPU。　　    　　其具有多個下行通訊接口及一個或者多個上行網(wǎng)絡接口，相
  • 關鍵字： DPU  RS485  

想成為一個優(yōu)秀的硬件工程師，你需要具備這些能力！

  • 　　一個好的硬件工程師實際上就是一個項目經(jīng)理，你需要從外界交流獲取對自己設計的需求，然后匯總，分析成具體的硬件實現(xiàn)。還要跟眾多的芯片和方案供應商聯(lián)系，從中挑選出合適的方案，當原理圖完成后，你需要組織同事來進行配合評審和檢查，還要和CAD工程師一起工作來完成PCB的設計。與此同時，要準備好BOM清單，開始采購和準備物料，聯(lián)系加工廠家完成板的貼裝。”　　基本知識　　1) 基本設計規(guī)范　　2) CPU基本知識、架構、性能及選型指導　　3) MOTOROLA公司的PowerPC系列基
  • 關鍵字： PCB  ASIC  

如何利用FPGA進行時序分析設計

  • 　　FPGA(Field-Programmable Gate Array)，即現(xiàn)場可編程門陣列，它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。對于時序如何用FPGA來分析與設計，本文將詳細介紹?！　』镜碾娮酉到y(tǒng)如圖 1所示，一般自己的設計都需要時序分析，如圖 1所示的Design，上部分為時序組合邏輯，下部分只有組合邏輯。而對其進行時序分析時，一般都以時鐘為參考的，因此一般主要分析
  • 關鍵字： FPGA  ASIC  

如何采用SystemVerilog來改善基于FPGA的ASIC原型

  • ASIC在解決高性能復雜設計概念方面提供了一種解決方案,但是ASIC也是高投資風險的,如90nm ASIC/SoC設計大約需要2000萬美元開發(fā)成本.為了降低成本,現(xiàn)在可采用FPGA來實現(xiàn)ASIC.但是,但ASIC集成度較大時,需要幾個FPGA來實現(xiàn),這就需要考慮如何來連接ASIC設計中所有的邏輯區(qū)塊.采用SystemVerilog,可以簡化這一問題.
  • 關鍵字： SystemVerilog  ASIC  FPGA  

ASIC中的異步時序設計

  • 絕大部分的ASIC設計工程師在實際工作中都會遇到異步設計的問題，本文針對異步時序產(chǎn)生的問題，介紹了幾種同步的策略，特別是結繩法和異步FIFO的異步比較法都是比較新穎的方法。
  • 關鍵字： ASIC  
共560條 8/38 |‹ « 6 7 8 9 10 11 12 13 14 15 » ›|

dpu asic介紹

您好，目前還沒有人創(chuàng)建詞條dpu asic!
歡迎您創(chuàng)建該詞條，闡述對dpu asic的理解，并與今后在此搜索dpu asic的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473