首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> dsp+fpga

SOPC系統(tǒng)的智能命令行設(shè)計(jì)

  • 相對其他成熟的計(jì)算機(jī)體系，SOPC系統(tǒng)現(xiàn)在還沒有命令行。為了更好的推廣SOPC應(yīng)用，筆者開發(fā)了一個(gè)智能的命令行模塊，可以調(diào)用系統(tǒng)中的任意函數(shù)，降低了開發(fā)人員的使用難度。
  • 關(guān)鍵字： SOPC  命令行  FPGA  

基于VHDL和高精度浮點(diǎn)運(yùn)算器的基2 FFT在FPGA上的設(shè)計(jì)仿真

  • 基于IEEE浮點(diǎn)表示格式及FFT算法，提出一種基2FFT的FPGA方法，完成了基于FPGA高精度浮點(diǎn)運(yùn)算器的FFT的設(shè)計(jì)。利用VHDL語言描述了蝶形運(yùn)算過程及地址產(chǎn)生單元，其仿真波形基本能正確的表示輸出結(jié)果。
  • 關(guān)鍵字： 蝶形運(yùn)算  FFT  FPGA  

基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計(jì)之：典型實(shí)例-基于NIOS II處理器的數(shù)字鐘設(shè)計(jì)

  • 本節(jié)旨在通過給定的工程實(shí)例——“數(shù)字鐘”來熟悉Altera軟嵌入式系統(tǒng)的軟硬件設(shè)計(jì)方法。同時(shí)使用基于Altera FPGA的開發(fā)板將該實(shí)例進(jìn)行下載驗(yàn)證，完成工程設(shè)計(jì)的硬件實(shí)現(xiàn)。在本節(jié)中，將主要講解以下知識點(diǎn)。
  • 關(guān)鍵字： SOPC  NiosII  FPGA  數(shù)字鐘  

基于分層測試的Virtex系列FPGA互聯(lián)資源測試新方法

  • 以基于靜態(tài)隨機(jī)存儲器(SRAM)的現(xiàn)場可編程門陣列(FPGA)為例，在傳統(tǒng)的三次測試方法的基礎(chǔ)上提出了一種新穎的針對FPGA互聯(lián)資源的測試方法。該方法運(yùn)用了層次化的思想，根據(jù)開關(guān)矩陣中可編程互聯(lián)點(diǎn)(PIP)兩端連線資源的區(qū)別將互聯(lián)資源進(jìn)行層次化分類，使得以這種方式劃分的不同類別的互聯(lián)資源能夠按一定方式進(jìn)行疊加測試，這就從根本上減少了實(shí)際需要的測試配置圖形和最小配置次數(shù)。
  • 關(guān)鍵字： 互聯(lián)資源  分層測試  FPGA  

基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計(jì)之：典型實(shí)例-基于NIOS II處理器的“Hello LED”程序設(shè)計(jì)

  • 本節(jié)旨在通過給定的工程實(shí)例——“Hello LED”來熟悉Altera軟嵌入式系統(tǒng)的軟硬件設(shè)計(jì)方法。同時(shí)使用基于Altera FPGA的開發(fā)板將該實(shí)例進(jìn)行下載驗(yàn)證，完成工程設(shè)計(jì)的硬件實(shí)現(xiàn)。本節(jié)主要講解下面一些
  • 關(guān)鍵字： SOPC  NiosII  FPGA  

基于FPGA的超級電容充放電控制

  • 由于超級電容器單體性能參數(shù)的離散性，當(dāng)多個(gè)單體串聯(lián)組成電容器組時(shí)，在充放電過程中容易造成過充或過放現(xiàn)象，嚴(yán)重危害超級電容器的使用壽命。文中提出以FPGA為檢測、控制單元，對電容進(jìn)行有效地充放電控制，防止過充或過放，提高超級電容器的循環(huán)使用次數(shù)，降低不必要的能量消耗。
  • 關(guān)鍵字： 超級電容  串聯(lián)均壓  FPGA  

基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計(jì)之：基于NIOS II的開發(fā)設(shè)計(jì)流程

  • NIOS II使用NIOS II IDE集成開發(fā)環(huán)境來完成整個(gè)軟件工程的編輯、編譯、調(diào)試和下載。在采用NIOS處理器設(shè)計(jì)嵌入式系統(tǒng)時(shí)，通常會按照以下步驟。
  • 關(guān)鍵字： 片上可編程系統(tǒng)  SOPC  FPGA  NiosII  

基于FPGA控制的動態(tài)背光源設(shè)計(jì)方案

  • LCD 顯示離不開背光源的輔助，而現(xiàn)在絕大多數(shù)顯示器采用恒定亮度背光源，存在顯示效果動態(tài)模糊以及低對比度等問題，并且耗能也較為嚴(yán)重。文章著重?cái)⑹鲆环N基于視頻內(nèi)容逐幀分析，然后選擇最佳背光亮度的一種由FPGA 控制的動態(tài)背光源設(shè)計(jì)方案。實(shí)驗(yàn)采用的是TI 公司的TLC5947，具有多個(gè)輸出通道，可以適用于大規(guī)模顯示屏。
  • 關(guān)鍵字： RGB  背光  FPGA  

基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計(jì)之：Altera公司的NIOS II解決方案

  • NIOS II是一個(gè)用戶可配置的通用RISC嵌入式處理器。Altera推出的NIOS II系列嵌入式處理器擴(kuò)展了目前世界上最流行的軟核嵌入式處理器的性能。
  • 關(guān)鍵字： Altera  片上可編程系統(tǒng)  SOPC  FPGA  NiosII  

基于NiosII的工程爆破振動數(shù)據(jù)采集控制器設(shè)計(jì)

  • 介紹了一種在工程爆破振動數(shù)據(jù)采集中應(yīng)用的控制器設(shè)計(jì)方案。系統(tǒng)采用Altera公司的FPGA作為主控制器芯片，其中集成控制邏輯單元與NiosII軟核嵌入式處理器二者結(jié)合成為單芯片控制器方案。
  • 關(guān)鍵字： NiosII  嵌入式處理器  FPGA  

基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計(jì)之：基于FPGA的SOPC系統(tǒng)組成原理和典型方案

  • SoC即System On Chip，是片上系統(tǒng)簡稱。它是IC設(shè)計(jì)與工藝技術(shù)水平不斷提高的結(jié)果。SoC從整個(gè)系統(tǒng)的角度出發(fā)，把處理機(jī)制、模型算法、芯片結(jié)構(gòu)、各層次電路直至器件的設(shè)計(jì)緊密結(jié)合起來，在單個(gè)（或少數(shù)幾個(gè)）芯片上完成整個(gè)系統(tǒng)的功能。所謂完整的系統(tǒng)一般包括中央處理器、存儲器以及外圍電路等。
  • 關(guān)鍵字： 片上可編程系統(tǒng)  SOPC  FPGA  

FPGA設(shè)計(jì)開發(fā)軟件Quartus II的使用技巧之： 編譯及仿真工程

  • 可以使用Quartus II Simulator在工程中仿真任何設(shè)計(jì)。根據(jù)所需的信息類型，可以進(jìn)行功能仿真以測試設(shè)計(jì)的邏輯功能，也可以進(jìn)行時(shí)序仿真。在目標(biāo)器件中測試設(shè)計(jì)的邏輯功能和最壞情況下的時(shí)序，或者采用Fast Timing模型進(jìn)行時(shí)序仿真，在最快的器件速率等級上仿真盡可能快的時(shí)序條件。
  • 關(guān)鍵字： QuartusII  編譯  FPGA  仿真  

FPGA設(shè)計(jì)開發(fā)軟件Quartus II的使用技巧之： 約束及配置工程

  • 設(shè)計(jì)好工程文件后，首先要進(jìn)行工程的約束。約束主要包括器件選擇、管腳分配及時(shí)序約束等。時(shí)序約束屬于較為高級的應(yīng)用，通過時(shí)序約束可以使工程設(shè)計(jì)文件的綜合更加優(yōu)化。下面對這幾種約束方式進(jìn)行介紹。
  • 關(guān)鍵字： QuartusII  約束  FPGA  配置  

FPGA設(shè)計(jì)開發(fā)軟件Quartus II的使用技巧之： LogicLock邏輯鎖定工具使用技巧

  • 邏輯鎖定方法學(xué)（LogicLock Methodology）內(nèi)容就是在設(shè)計(jì)時(shí)采用邏輯鎖定的基于模塊設(shè)計(jì)流程（LogicLock block-based design flow），來達(dá)到固定單模塊優(yōu)化的目的。這種設(shè)計(jì)方法學(xué)中第一次引入了高效團(tuán)隊(duì)合作方法：它可以讓每個(gè)單模塊設(shè)計(jì)者獨(dú)立優(yōu)化他的設(shè)計(jì)，并把所用資源鎖定。
  • 關(guān)鍵字： QuartusII  LogicLock  FPGA  邏輯鎖定工具  

使用FPGA 控制VGA 顯示

  • 顯示器因?yàn)槠漭敵鲂畔⒘看?，輸出形式多樣等特點(diǎn)已經(jīng)成為現(xiàn)在大多數(shù)設(shè)計(jì)的常用輸出設(shè)備。在 FPGA 的設(shè)計(jì)中可以使用很少的資源，就產(chǎn)生 VGA 各種控制信號。這個(gè)示例在 RHicSP2200B FPGA 開發(fā)板/學(xué)習(xí)板上使用 VGA 接口在顯示器上顯示了文字以及簡單的圖形，可以作為VGA 顯示設(shè)計(jì)的參考，如果在使用這個(gè)例子的過程
  • 關(guān)鍵字： VGA  接口  FPGA  
共9872條 85/659 |‹ « 83 84 85 86 87 88 89 90 91 92 » ›|

dsp+fpga介紹

您好，目前還沒有人創(chuàng)建詞條dsp+fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

DSP+FPGA    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473