dsp-builder 文章進(jìn)入dsp-builder技術(shù)社區(qū)

伺服控制系統(tǒng)中高精度電流采樣的設(shè)計(jì)

本文探討了在高精度伺服控制系統(tǒng)中基本控制方案以及電流環(huán)的控制策略。詳細(xì)敘述了電流采樣與處理，以及關(guān)鍵件的選型，并給出了實(shí)驗(yàn)結(jié)果。所設(shè)計(jì)的伺服驅(qū)動(dòng)控制器在數(shù)控加工中心進(jìn)行機(jī)械加工測(cè)試，得到了微米級(jí)加工精度的良好結(jié)果。
關(guān)鍵字：伺服控制 DSP 電流傳感器空間矢量控制 LEM 201003

德州儀器上調(diào)第一季度業(yè)績(jī)預(yù)期

　　據(jù)國外媒體報(bào)道，德州儀器公司(Texas Instruments)本周一上調(diào)了第一季度業(yè)績(jī)預(yù)期，預(yù)計(jì)第一季度每股收益為48美分到52美分，營(yíng)收為30.7億美元至31.9億美元。公司今年一月底預(yù)期，第一季度每股收益44美分至52美分，營(yíng)收最低則可達(dá)29.5億美元。　　分析預(yù)計(jì)德州儀器每股收益49美分，營(yíng)收為30.8億美元。
關(guān)鍵字： TI DSP

基于高性能多DSP互連技術(shù)

基于高性能多DSP互連技術(shù),　由于現(xiàn)代數(shù)字信號(hào)處理器(dsp)設(shè)計(jì)、半導(dǎo)體工藝、并行處理和互連與傳輸技術(shù)的進(jìn)步，現(xiàn)代高性能dsp的處理能力得到極大發(fā)展。但在移動(dòng)通信、雷達(dá)信號(hào)處理和實(shí)時(shí)圖像處理等復(fù)雜電子系統(tǒng)中，單片dsp的性能仍可能無法滿足
關(guān)鍵字：技術(shù) DSP 高性能基于

激光微加工系統(tǒng)及基于DSP+FPGA的控制單元的研究

針對(duì)納秒脈沖激光微加工系統(tǒng)的發(fā)展，提出了一種集成圖形文件解析和高速運(yùn)動(dòng)控制的加工系統(tǒng)，包括控制單元、激光器、機(jī)械結(jié)構(gòu)和光路系統(tǒng)。在介紹了各個(gè)部分的功能之后，重點(diǎn)分析了控制單元，包括上位機(jī)圖形解析平臺(tái)及以DSP和FPGA為核心的下位機(jī)控制硬件。通過實(shí)驗(yàn)分析和算法優(yōu)化，解決了加工誤差，在單晶硅表面得到了較好的微結(jié)構(gòu)加工效果。
關(guān)鍵字： FPGA DSP 激光加工

汽車電子中的DSP和FPGA運(yùn)用

　1 　引言　　20世紀(jì)末，全球范圍內(nèi)興起的信息革命浪潮，為汽車工業(yè)的突破性發(fā)展提供了千載難逢的機(jī)遇，信息技術(shù)的廣泛應(yīng)用是解決汽車帶來的諸如交通擁擠、交通安全、環(huán)境污染、能源枯竭等問題的最佳途徑。同時(shí)，隨
關(guān)鍵字： FPGA DSP 汽車電子

基于DSP的EASI十二導(dǎo)聯(lián)多功能Holter系統(tǒng)

基于DSP的EASI十二導(dǎo)聯(lián)多功能Holter系統(tǒng),一種以數(shù)字信號(hào)處理器(DSP)為核心，具有實(shí)時(shí)檢測(cè)、無線傳輸和24小時(shí)心電數(shù)據(jù)連續(xù)記錄功能的多功能Holter系統(tǒng)。在該系統(tǒng)中，通過EASI導(dǎo)聯(lián)系統(tǒng)模塊采集心電信號(hào)，然后采用小波變換算法對(duì)心電信號(hào)進(jìn)行實(shí)時(shí)特征提取，并將心電數(shù)據(jù)存入MicroSD卡實(shí)現(xiàn)24小時(shí)心電數(shù)據(jù)記錄；或者通過Zigbee無線傳輸模塊將心電數(shù)據(jù)傳輸?shù)诫娔X進(jìn)行遠(yuǎn)程實(shí)時(shí)監(jiān)測(cè)及十二導(dǎo)聯(lián)心電數(shù)據(jù)的推導(dǎo)。
關(guān)鍵字： Holter 系統(tǒng) 多功能十二 DSP EASI 基于數(shù)字信號(hào)

一種基于FPGA/DSP的靈巧干擾平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

引言目前，通信干擾的手段以信號(hào)大功率壓制為主，本質(zhì)上屬于物理層能量干擾，存在效費(fèi)比低，且容易暴露自...
關(guān)鍵字： FPGA DSP 干擾平臺(tái)

多路同步串口的FPGA傳輸實(shí)現(xiàn)

　　引言　　隨著集成電路技術(shù)的發(fā)展，F(xiàn)PGA和DSP以及ARM以其體積小、速度快、功耗低、設(shè)計(jì)靈活、利于系統(tǒng)集成、擴(kuò)展升級(jí)等優(yōu)點(diǎn)，被廣泛地應(yīng)用于高速數(shù)字信號(hào)傳輸及數(shù)據(jù)處理，以DSP+FPGA+ARM的架構(gòu)組成滿足實(shí)時(shí)性要求的高速數(shù)字處理系統(tǒng)已成為一種趨勢(shì)，本文主要研究FPGA在高速多路數(shù)據(jù)傳輸中的應(yīng)用。　　系統(tǒng)結(jié)構(gòu) 　　在DSP多路串行數(shù)據(jù)同時(shí)向ARM發(fā)送的系統(tǒng)中，因?yàn)閿?shù)據(jù)通道有并行要求，應(yīng)用FPGA硬件并行的特點(diǎn)，由FPGA并行接收多路數(shù)據(jù)，經(jīng)過緩沖后再發(fā)送至ARM進(jìn)行數(shù)據(jù)的高級(jí)處理的方案，系
關(guān)鍵字：多路同步串口 FPGA DSP

高性能多DSP互連技術(shù)

　　前言　　由于現(xiàn)代數(shù)字信號(hào)處理器(DSP)設(shè)計(jì)、半導(dǎo)體工藝、并行處理和互連與傳輸技術(shù)的進(jìn)步，現(xiàn)代高性能DSP的處理能力得到極大發(fā)展。但在移動(dòng)通信、雷達(dá)信號(hào)處理和實(shí)時(shí)圖像處理等復(fù)雜電子系統(tǒng)中，單片DSP的性能仍可能無法滿足需求，通常需要使用多片DSP構(gòu)成并行信號(hào)處理系統(tǒng)。　　在多DSP系統(tǒng)中，互連技術(shù)連接DSP、接口及其他處理器，一起構(gòu)成系統(tǒng)的靜態(tài)體系結(jié)構(gòu)，是數(shù)據(jù)傳輸?shù)闹虚g介質(zhì)的總和?；ミB技術(shù)傳輸代表計(jì)算任務(wù)、中間數(shù)據(jù)、結(jié)果或狀態(tài)控制信息的數(shù)據(jù)流，使接口與DSP中的算法模塊通過數(shù)據(jù)流動(dòng)態(tài)地連接起來
關(guān)鍵字：接口 DSP 處理器互連

插值查找表：實(shí)現(xiàn)DSP功能的簡(jiǎn)便方法

　　如果數(shù)字信號(hào)處理器內(nèi)核沒有您需要的確切功能，可使用插值查找表(ILUT)來解決這一問題。　　作為賽靈思的現(xiàn)場(chǎng)工程師，我常常問這樣的問題：我們是否能夠提供一款其功能可滿足客戶所有獨(dú)特設(shè)計(jì)要求的DSP內(nèi)核。有時(shí)候內(nèi)核會(huì)太大，太小或者不夠快。有時(shí)，我們會(huì)開發(fā)一款能確切滿足客戶需求的內(nèi)核，并迅速以CORE Generator商標(biāo)推出。不過即便在這種情況下，客戶仍然想要一套特定的DSP功能，而且刻不容緩。在這些情況下，我常常建議他們使用我們器件中的插值查找表來定制他們的DSP功能。　　查找表(LUT)實(shí)
關(guān)鍵字： Xilinx DSP 插值查找表

雙開關(guān)正激轉(zhuǎn)換器及其應(yīng)用設(shè)計(jì)

　　中心議題：　　低功耗模式以及內(nèi)部時(shí)脈　　DSP: 降低功耗與提高效能　　解決方案：　　關(guān)閉無線電，將晶片切換至淺層或深層睡眠模式　　Casual不定時(shí)掃瞄　　功耗是決定可攜式裝置發(fā)展成敗的關(guān)鍵因素。由于這類裝置的趨勢(shì)朝向功能匯整的方向演進(jìn)，最明顯的跡象就是百萬像素?cái)?shù)字相機(jī)整合至照相手機(jī)中，新型的多功能裝置必須持續(xù)迎合消費(fèi)者的需求，尤其是在功耗方面。　　雖然藍(lán)牙本身就已是低功耗技術(shù)，但為了進(jìn)一步延長(zhǎng)電池續(xù)航力，藍(lán)牙技術(shù)聯(lián)盟(Bluetooth SIG)仍持續(xù)整合許多新方法，以
關(guān)鍵字： DSP 轉(zhuǎn)換器藍(lán)牙

利用MSGQ模塊簡(jiǎn)化復(fù)雜DSP的應(yīng)用

利用MSGQ模塊簡(jiǎn)化復(fù)雜DSP的應(yīng)用, 電信基礎(chǔ)設(shè)備、視頻基礎(chǔ)設(shè)備以及影像應(yīng)用等對(duì)于帶寬的要求迅速提升,這些系統(tǒng)需要支持具有更高分辨率、更快幀速率以及更出色音質(zhì)的音視頻流。同時(shí)，上述系統(tǒng)還要提高信道密度，降低每信道的功耗。此外，該市場(chǎng)不僅要
關(guān)鍵字： DSP 應(yīng)用復(fù)雜簡(jiǎn)化 MSGQ 模塊利用

用RapidIO提高DSP陣列的性能

“采用SERDES(串行/解串器)技術(shù)后只需少量引腳就能獲得很高的帶寬。由于硬件全部承擔(dān)了協(xié)議棧的處理，RapidIO減少了原來僅用于在系統(tǒng)中傳輸數(shù)據(jù)的寶貴DSP周期?！盨hippen說，“例如，多個(gè)飛思卡爾公司的StarCorebase
關(guān)鍵字：性能陣列 DSP 提高 RapidIO RapidIO

軟件無線電技術(shù)與可重配置計(jì)算體系結(jié)構(gòu)

1．技術(shù)趨勢(shì)
　　現(xiàn)代無線通信的主體是移動(dòng)通信。參照ITU建議M1225，移動(dòng)通信是在復(fù)雜多變的移動(dòng)環(huán)境下工作的，因此必須考慮嚴(yán)重的時(shí)變和多徑傳播的影響。在現(xiàn)代無線通信系統(tǒng)中，特別是在碼分多址(CDMA)系統(tǒng)中，為了
關(guān)鍵字：計(jì)算體系結(jié)構(gòu) 配置技術(shù) 無線電軟件 DSP FPGA

基于DSP的多頻帶混合信號(hào)測(cè)試系統(tǒng)的設(shè)計(jì)

隨著數(shù)字化浪潮的深入，具有混合信號(hào)功能的芯片越來越多地出現(xiàn)在人們的生活中。通訊領(lǐng)域的MODEM(如ADSL)，CODEC和飛速發(fā)展的手機(jī)芯片，視頻處理器領(lǐng)域的MPEG，DVD 芯片，都是具有混合信號(hào)功能的芯片，其特點(diǎn)是處理速度高、覆蓋的頻率范圍寬，芯片的升級(jí)換代周期日益縮短。這就要求測(cè)試系統(tǒng)具有更高的性能和更寬的頻帶范圍，而且需要靈活的架構(gòu)來應(yīng)對(duì)不斷升級(jí)的芯片測(cè)試需求，以便有效降低新器件的測(cè)試成本。此外，混合信號(hào)芯片種類繁多，各種具有混合信號(hào)的芯片已經(jīng)廣泛運(yùn)用到生產(chǎn)和生活的各個(gè)領(lǐng)域，而不同的應(yīng)用領(lǐng)域，其工
關(guān)鍵字：測(cè)試系統(tǒng) 設(shè)計(jì) 信號(hào) 混合 DSP 頻帶基于數(shù)字信號(hào)