dsp-mode 文章進(jìn)入dsp-mode技術(shù)社區(qū)

一種基于多DSP協(xié)同工作的控制系統(tǒng)

　　盡管數(shù)字信號處理器(DSP)的性能越來越強(qiáng)，基于DSP嵌入式系統(tǒng)的功能也越來越多，但對于實(shí)時性、容錯性、可靠性要求很高的多任務(wù)信號處理及多路過程控制方面的應(yīng)用，單個DSP嵌入式系統(tǒng)的處理能力是不夠的。分布式系統(tǒng)處理能力強(qiáng)、可靠性高，采用多個DSP嵌入式子系統(tǒng)構(gòu)成分布式系統(tǒng)，利用分布式系統(tǒng)的并發(fā)性實(shí)現(xiàn)多個DSP的并行處理，滿足多任務(wù)、實(shí)時性的要求。同時，通過硬件和軟件冗余設(shè)計，保證了系統(tǒng)的可靠性。　　本文采用TMS320F2812 DSP實(shí)現(xiàn)了三個同構(gòu)的、具有多種實(shí)時信號處理和多個過程控制功能的嵌入
關(guān)鍵字： DSP CAN總線嵌入式分布式系統(tǒng)

用FPGA實(shí)現(xiàn)低成本實(shí)時深度感知

引言　　對于自主機(jī)器人導(dǎo)航和其它機(jī)器視覺應(yīng)用來說，實(shí)時深度感知是很關(guān)鍵的。目前通過立體圖像來計算深度的算法計算量很大，例如差異測繪，要占用CPU大量的時間，或者需要用昂貴的器件進(jìn)行實(shí)時操作。　　針對立體攝像的深度感知，F(xiàn)PGA解決方案能使處理器的時間得到緩解，減少或除去器件的成本，例如MPU、DSP、激光器和昂貴的鏡頭。通過提供給機(jī)器人其環(huán)境中的差異測繪，F(xiàn)PGA使機(jī)器人中的CPU專注于重要的高層任務(wù)，例如建圖和定位。差異測繪　　加深度感知到機(jī)器人的常用技術(shù)是用兩個水平放置的
關(guān)鍵字：機(jī)器視覺 FPGA 深度感知嵌入式 DSP 200806

基于CMOS圖像傳感器的嵌入式圖像采集與格式轉(zhuǎn)化

開發(fā)了一種基于CMOS圖像傳感器的嵌入式圖像采集系統(tǒng)。該系統(tǒng)實(shí)現(xiàn)了圖像有效采集傳輸?shù)墓δ?，將采集到的Bayer格式數(shù)據(jù)轉(zhuǎn)化為RGB格式，采用嵌入式系統(tǒng)有利集成化、小型化設(shè)計。
關(guān)鍵字： CMOS 圖像傳感器 DSP Bayer格式圖像采集 200806

基于USB接口和DSP的飛機(jī)防滑剎車測試系統(tǒng)設(shè)計

提出了以DSP為控制核心，采用USB通信設(shè)計的飛機(jī)防滑剎車測試系統(tǒng)。分析了飛機(jī)防滑剎車測試系統(tǒng)的組成，并介紹了測試系統(tǒng)主要硬件電路設(shè)計和系統(tǒng)上下位機(jī)軟件設(shè)計。
關(guān)鍵字：剎車測試系統(tǒng) 設(shè)計防滑飛機(jī) USB 接口 DSP 基于

異步DSP核心設(shè)計:更低功耗,更高性能

目前，處理器性能的主要衡量指標(biāo)是時鐘頻率。絕大多數(shù)的集成電路 (IC) 設(shè)計都基于同步架構(gòu)，而同步架構(gòu)都采用全球一致的時鐘。這種架構(gòu)非常普及，許多人認(rèn)為它也是數(shù)字電路設(shè)計的唯一途徑。然而，有一種截然不同的設(shè)計技術(shù)即將走上前臺：異步設(shè)計。
這一新技術(shù)的主要推動力來自硅技術(shù)的發(fā)展?fàn)顩r。隨著硅產(chǎn)品的結(jié)構(gòu)縮小到 90 納米以內(nèi)，降低功耗就已成為首要事務(wù)。異步設(shè)計具有功耗低、電路更可靠等優(yōu)點(diǎn)，被看作是滿足這一需要的途徑。

異步技術(shù)由于諸多原因曾經(jīng)備受冷落，其中最重要的是缺乏標(biāo)準(zhǔn)化的
關(guān)鍵字：功耗高性能設(shè)計核心 DSP 異步

基于DSP和模糊控制的尋線行走機(jī)器人設(shè)計與實(shí)現(xiàn)

　　在最近的機(jī)器人比賽和電子設(shè)計競賽中，較多參賽題目要求機(jī)器人沿場地內(nèi)白色或黑色指引線行進(jìn)。一些研究人員提出了基于尋線的機(jī)器人設(shè)計策略，主要是關(guān)注指引線的檢測，但對于機(jī)器人的整體設(shè)計未做說明。本文在總結(jié)此類賽事的基礎(chǔ)上，提出了一種將DSP(Digital Signal Processor)和CPLD(Complex Programmable Logic Device)作為核心處理器，采用模糊控制策略處理來自檢測指引線傳感器信號的機(jī)器人行走機(jī)構(gòu)的通用性設(shè)計方法。　　1 車體機(jī)械設(shè)計　　由于機(jī)器人比賽
關(guān)鍵字： DSP 模糊控制機(jī)器人傳感器單片機(jī)

FPGA+DSP實(shí)時三維圖像信息處理系統(tǒng)

　　三維圖像信息處理一直是圖像視頻處理領(lǐng)域的熱點(diǎn)和難點(diǎn)，目前國內(nèi)外成熟的三維信息處理系統(tǒng)不多，已有的系統(tǒng)主要依賴高性能通用PC完成圖像采集、預(yù)處理、重建、構(gòu)型等囊括底層和高層的處理工作。三維圖像處理數(shù)據(jù)量特別大、運(yùn)算復(fù)雜，單純依靠通用PC很難達(dá)到實(shí)時性要求，不能滿足現(xiàn)行高速三維圖像處理應(yīng)用。　　本系統(tǒng)中，采用FPGA實(shí)現(xiàn)底層的信號預(yù)處理算法，其處理數(shù)據(jù)量很大，處理速度高，但算法結(jié)構(gòu)相對比較簡單，可同時兼顧速度和靈活性。高層處理算法數(shù)據(jù)量較少、算法結(jié)構(gòu)復(fù)雜，可采用運(yùn)算速度快、尋址方式靈活、通信機(jī)制強(qiáng)大的
關(guān)鍵字： FPGA DSP 三維圖像信息處理 EVIP PCI

基于DSP Builder的14階FIR濾波器的設(shè)計

數(shù)字濾波器在數(shù)字信號處理的各種應(yīng)用中發(fā)揮著十分重要的作用，他是通過對采樣數(shù)據(jù)信號進(jìn)行數(shù)學(xué)運(yùn)算處理來達(dá)到頻域濾波的目的。數(shù)字濾波器既可以是有限長單脈沖響應(yīng)(FIR)濾波器也可以是無限長單脈沖響應(yīng)(IIR)濾波器。在維納濾波器理論發(fā)明的早期，人們使用IIR濾波器，但現(xiàn)在更多是使用FIR濾波器。本文按照Matlab／Simulink／DSP Builder／QuartusⅡ流程，設(shè)計一個FIR濾波器。Altera DSP Builder是連接Simulink和QuartusⅡ開發(fā)軟件的DSP開發(fā)工具。在DSP
關(guān)鍵字：濾波器設(shè)計 FIR Builder DSP 基于

異步 DSP 核心設(shè)計: 更低功耗，更高性能

這一新技術(shù)的主要推動力來自硅技術(shù)的發(fā)展?fàn)顩r。隨著硅產(chǎn)品的結(jié)構(gòu)縮小到 90 納米以內(nèi)，降低功耗就已成為首要事務(wù)。異步設(shè)計具有功耗低、電路更可靠等優(yōu)點(diǎn)，被看作是滿足這一需要的途徑。
關(guān)鍵字：功耗高性能設(shè)計核心 DSP 異步

EDGE手機(jī)基帶處理設(shè)計的幾種實(shí)現(xiàn)方法評估

在無線市場上，EDGE協(xié)議已迅速為業(yè)者所接受，EDGE手機(jī)設(shè)計中支持多時隙傳輸、多種調(diào)制解調(diào)器/語音編譯碼器是基...
關(guān)鍵字： EDGE系統(tǒng) 基帶 DSP 語音編碼器 GMSK 形狀因子算術(shù)邏輯單元信道質(zhì)量頻率誤差音頻電路

用8位微處理器實(shí)現(xiàn)數(shù)字低通濾波器設(shè)計

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： 8位微處理器 DSP 數(shù)字低通濾波器

什么是DSP及DSP技術(shù)詳解

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：數(shù)字信號處理 DSP

基于DSP多處理器實(shí)時開發(fā)環(huán)境的設(shè)計

本文通過研究提出了一種多處理器實(shí)時開發(fā)環(huán)境的設(shè)計思想，它可以支持多種型號處理器的同時開發(fā)，使系統(tǒng)級開發(fā)變得簡單易行。
關(guān)鍵字：環(huán)境設(shè)計開發(fā) 實(shí)時 DSP 處理器基于

DSP應(yīng)用系統(tǒng)中的硬件接口電路設(shè)計

介紹了DSP應(yīng)用系統(tǒng)的硬件接口電路：包括電平變換電路、仿真器JTAG接口電路、以及可擴(kuò)展的硬件接口（如A/D、D/A、SRAM）等的設(shè)計方法，并給出了接口電路在設(shè)計時須注意的幾個問題。
關(guān)鍵字： DSP 應(yīng)用系統(tǒng) 電路設(shè)計硬件接口

一種基于DSP平臺的快速H.264編碼算法的設(shè)計

　　視頻壓縮編碼標(biāo)準(zhǔn)H.264／AVC是由ISO／IEC和ITU-T組成的聯(lián)合視頻專家組(JVT)制定的，他引進(jìn)了一系列先進(jìn)的視頻編碼技術(shù)，如4×4整數(shù)變換、空域內(nèi)的幀內(nèi)預(yù)測，多參考幀與多種大小塊的幀間預(yù)測技術(shù)等，標(biāo)準(zhǔn)一經(jīng)推出，就以其高效的壓縮性能和友好的網(wǎng)絡(luò)特性受到業(yè)界的廣泛推崇。特別是在2004年7月JVT組織做了重要的保真度范圍擴(kuò)展的補(bǔ)充后，更加擴(kuò)大了標(biāo)準(zhǔn)的應(yīng)用范圍，但同時巨大的運(yùn)算量卻成為其廣泛應(yīng)用的瓶頸。考慮到H.264協(xié)議實(shí)現(xiàn)的復(fù)雜度，本文的思路是：一方面提高硬件處理速度和能力，采
關(guān)鍵字： DSP 編碼算法視頻壓縮編碼編碼器 ARM CPU