首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> dsp-mode

德州儀器：2020年半導(dǎo)體發(fā)展趨勢

  • 　　德州儀器(TI)開發(fā)商大會(TI Developer Conference)5月26日起在中國召開。本次大會依次在深圳、上海和北京舉辦，在深圳的首場報告中，TI 首席科學(xué)家方進 (Gene Frantz) 和與會者分享了2020年半導(dǎo)體產(chǎn)業(yè)發(fā)展趨勢，闡述科技將如何改變未來生活，并展示了一系列極富創(chuàng)意和前瞻性的嶄新思想，將大眾帶入2020年的未來科技世界。這是半導(dǎo)體科技界讓人充滿期望的一次盛宴。 　　方進指出，隨著對視訊影像、車用電子、通訊設(shè)備、工業(yè)應(yīng)用及醫(yī)療電子等相關(guān)應(yīng)用的需求提升，全球 DS
  • 關(guān)鍵字： 德州儀器  DSP  集成電路  低功耗節(jié)能  SiP  機器人  醫(yī)療電子  

如何避免在DSP系統(tǒng)中出現(xiàn)噪聲和EMI問題

  • 　?? 在任何高速數(shù)字電路設(shè)計中，處理噪聲和電磁干擾(EMI)都是一個必然的挑戰(zhàn)。處理音視頻和通信信號的數(shù)字信號處理(DSP)系統(tǒng)特別容易遭受這些干擾，設(shè)計時應(yīng)該及早搞清楚潛在的噪聲和干擾源，并及早采取措施將這些干擾降到最小。良好的規(guī)劃將減少調(diào)試階段中的大量時間和工作的反復(fù)，從而會節(jié)省總的設(shè)計時間和成本。 　　如今，最快的DSP的內(nèi)部時鐘速率高達數(shù)千兆赫，而發(fā)射和接收信號的頻率高達幾百兆赫。這些高速開關(guān)信號將會產(chǎn)生大量的噪聲和干擾，將影響系統(tǒng)性能并產(chǎn)生電平很高的EMI。而DSP系統(tǒng)也
  • 關(guān)鍵字： DSP  視頻系統(tǒng)  噪聲  電磁干擾  EMI  

多媒體處理器DM642及其在視頻監(jiān)控中的應(yīng)用

  • 　　引　言 　　視頻監(jiān)控系統(tǒng)的設(shè)計方案有很多種，但是市場產(chǎn)品的主流一般選擇兩種方案：一是基于CPU和專用的視頻編解碼ASIC芯片。該方案選擇以ARM為核心的CPU和專用媒體處理芯片搭建。優(yōu)點是開發(fā)時間相對較短，但由于采用ASIC，靈活性較差，產(chǎn)品一旦定型，很難更改。二是采用面向媒體處理的專用DSP。其開發(fā)時間不長，優(yōu)點是由于算法是軟件代碼，所以可以不斷對產(chǎn)品性能進行升級，重復(fù)開發(fā)成本較低。由全球最大的DSP制造商德州儀器（TI）推出的TMS320DM642（以下簡稱DM642）作為一款高性價比、專用于多
  • 關(guān)鍵字： 多媒體  處理器  視頻監(jiān)控  ASIC  CPU  DSP  CCS  DM642  

一種ARM+DSP協(xié)作架構(gòu)的FPGA驗證實現(xiàn)

  • 　　介紹了以ARM+DSP體系結(jié)構(gòu)為基礎(chǔ)的FPGA實現(xiàn)。在其上驗證應(yīng)用算法，實現(xiàn)了由ARM負責(zé)對整個程序的控制，由DSP負責(zé)對整個程序的計算，最大程度地同時發(fā)揮了ARM和DSP的各自優(yōu)勢。 　　ARM通用CPU及其開發(fā)平臺，是近年來較為流行的開發(fā)平臺之一，而由ARM+DSP的雙核體系結(jié)構(gòu)，更有其獨特的功能特點：由ARM完成整個體系的控制和流程操作，由DSP完成具體的算法和計算處理。這樣，不但可以充分地發(fā)揮ARM方便的控制優(yōu)勢，同時又能最大限度地發(fā)揮DSP的計算功能。這在業(yè)界已逐漸成為一種趨勢。 　　本
  • 關(guān)鍵字： ARM  DSP  FPGA  軟硬件協(xié)同驗證  SoC  

基于TMS320F206 DSP的圖像采集卡設(shè)計

  • 提出了一種使用視頻A/D芯片TLC5510與低檔DSP芯片TMS320F206實現(xiàn)圖像采集的接口設(shè)計方案，同時給出了接口程序，為低檔DSP芯片提供了一條新的應(yīng)用途徑。
  • 關(guān)鍵字： 采集卡  設(shè)計  圖像  DSP  TMS320F206  基于  

基于TMS320DM270的長途客車無線視頻監(jiān)控系統(tǒng)

汽車電子MCU技術(shù)原理與需求分析

  • 　　汽車作為一部大型的機電一體化設(shè)備，汽車電子在汽車整體成本中的比例越來越大。目前歐美發(fā)達國家汽車電子的平均成本達350美元以上，其涵蓋了從車身控制、動力傳動、車身安全，到車內(nèi)娛樂的各個方面。 　　微控制器（MCU）作為汽車電子系統(tǒng)內(nèi)部運算和處理的核心，也遍布懸掛、氣囊、門控和音響等幾十種次系統(tǒng)（Sub-System）中。由于汽車作為高速交通工具承載了對用戶生命安全的保障，同時汽車經(jīng)常工作在十分惡劣的環(huán)境中，其對內(nèi)部電子設(shè)備的可靠性要求要遠高于一般性電子產(chǎn)品。因此汽車電子所用的MCU與一般性產(chǎn)品的結(jié)構(gòu)差
  • 關(guān)鍵字： 汽車電子  MCU  CAN  LIN  系統(tǒng)總線  嵌入式  閃存  DSP  

基于FPGA和DSP的音頻采集卡的實現(xiàn)

  • 本文介紹了一種基于FPGA和DSP的多通道音頻采集卡的設(shè)計和實現(xiàn)方案，該卡能夠工作在多種采樣率下并可以使用DSP中不同的音頻算法用于滿足不同場合，并通過PC104接口將處理后的數(shù)據(jù)上傳至主機。
  • 關(guān)鍵字： 采集卡  實現(xiàn)  音頻  DSP  FPGA  基于  

利用多目標建模技術(shù)降低ECU軟件成本

  • 　　多目標建模是一種電子控制單元(ECU)開發(fā)技術(shù)，它采用了基于模型的設(shè)計方法和自動嵌入式代碼生成技術(shù)。利用多目標建模技術(shù)可以為各種嵌入式DSP、微處理器和微控制器建立算術(shù)模型，并實現(xiàn)代碼的自動生成。軟件開發(fā)人員也因此可以節(jié)省許多時間和精力，因為他們不再需要為每個嵌入式目標器件編寫、測試和重編代碼。  　　在這方面，Visteon公司正在使用多目標建模技術(shù)開發(fā)動力控制系統(tǒng)。他們的方法以數(shù)據(jù)字典的創(chuàng)建為基礎(chǔ)，而數(shù)據(jù)字典用來控制模型仿真和嵌入式代碼生成時使用的數(shù)據(jù)類型。利用這種方法可以仿真設(shè)計思路
  • 關(guān)鍵字： ECU  多目標建模  嵌入式  DSP  微處理器  微控制器    

基于DSP的下一代車載娛樂系統(tǒng)

  • 　　車載娛樂系統(tǒng)的技術(shù)發(fā)展趨勢正在變得日益復(fù)雜，通過銅纜發(fā)送音頻數(shù)據(jù)的簡單音頻系統(tǒng)已經(jīng)成為過去。為了滿足多通道音頻處理和分布式視頻的要求，復(fù)雜的網(wǎng)絡(luò)處理變得越來越流行。特別是與數(shù)字傳輸內(nèi)容保護(DTCP)加密和解密方法相關(guān)的面向媒體的系統(tǒng)傳輸(MOST)光網(wǎng)絡(luò)正在被許多高擋和中檔汽車采用，這種趨勢以及車載音頻系統(tǒng)通常必須以變化的采樣頻率適應(yīng)多種輸入源(調(diào)幅和調(diào)頻、CD、DVD、蜂窩電話和導(dǎo)航系統(tǒng)輸入)這個事實給數(shù)字信號處理器(DSP)供應(yīng)商增加了壓力，要求他們提供增強性能和更高集成度的處理器。 　　基于
  • 關(guān)鍵字： DSP  車載娛樂  MOST  音頻  Visual Audio  

Xilinx推出全球性能最高的可配置DSP解決方案

  • 　　全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司（ Xilinx, Inc. (NASDAQ: XLNX) ）今天宣布其屢獲殊榮的65nm Virtex-5 SXT FPGA平臺新增針對高性能數(shù)字信號處理（DSP）而優(yōu)化的Virtex™-5 SXT240T器件。該器件高達528GMACs的乘法累加性能和超過190 GFLOPS的單精度浮點DSP性能，為廣播視頻、醫(yī)療成像、無線通信、國防和高性能計算等應(yīng)用的開發(fā)人員提供了全球性能最高的可配置DSP解決方案。 　　“支持高分辨率（HD）視
  • 關(guān)鍵字： Xilinx  DSP  賽靈思  廣播視頻  醫(yī)療成像  無線通信  國防  高性能計算  IP內(nèi)核  

SVPWM信號發(fā)生器的VHDL實現(xiàn)

  • 　　近年來，DSP在SVPWM(空間矢量脈寬調(diào)制)控制領(lǐng)域得到了廣泛應(yīng)用。 　　但是使用DSP單核心的控制方法仍然存在一些缺陷：基于軟件的：DSP在實現(xiàn)SVPWM觸發(fā)信號時需要較長的時鐘周期；微處理器中不確定的中斷響應(yīng)會導(dǎo)致PWM脈沖的相位抖動。針對以上問題，本文提出了一種利用FPGA實現(xiàn)的SVPWM信號發(fā)生器，系統(tǒng)結(jié)構(gòu)如圖1所示。作為DSP的外圍接口電路，該信號發(fā)生器能夠屏蔽DSP內(nèi)部錯誤中斷對輸入時間信號的影響，保證輸出完整的SVPWM觸發(fā)信號波形，其三相并行處理結(jié)構(gòu)還能夠有效提升系統(tǒng)的動態(tài)響應(yīng)速度
  • 關(guān)鍵字： DSP  SVPWM  VHDL  信號發(fā)生器  

DSP技術(shù)協(xié)助進行高速串行數(shù)據(jù)分析

  • 串行總線技術(shù)上的信號完整性測量已經(jīng)成為設(shè)計人員測量工作的重要組成部分，如PCI Express 2.0、串行ATA III和HDMI 1.3。一致性測試中遇到的許多問題源于波形上的不理想特點，如噪聲、抖動和定時畸變。串行標準縮窄了定時容限，要求測量工具中提供更多的帶寬和更高的精度。與此同時，還要求使測量本身的影響達到最小化。
  • 關(guān)鍵字： DSP  高速串行  數(shù)據(jù)分析    
共3928條 204/262 |‹ « 202 203 204 205 206 207 208 209 210 211 » ›|

dsp-mode介紹

您好，目前還沒有人創(chuàng)建詞條dsp-mode!
歡迎您創(chuàng)建該詞條，闡述對dsp-mode的理解，并與今后在此搜索dsp-mode的朋友們分享。    創(chuàng)建詞條

熱門主題

DSP-Mode    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473