finfet 文章 進入finfet技術社區(qū)
FinFET/3D NAND前景亮 推升半導體設備需求
- 鰭式電晶體(FinFET)與3D NAND有助實現(xiàn)更高運算/儲存效能、低耗電量與低成本,滿足車載裝置、物聯(lián)網(wǎng)和穿戴式裝置發(fā)展需求,因此半導體設備商應用材料(Applied Materials)看好FinFET與3D NAND飛躍增長的潛力,已研發(fā)相關的蝕刻機臺和磊晶技術。 應用材料副總裁兼臺灣區(qū)總裁余定陸指出,隨著先進制程發(fā)展,該公司產(chǎn)品開發(fā)有兩大重點方向,一是電晶體與導線技術,另一個是圖形制作與檢測技術。 應用材料副總裁兼臺灣區(qū)總裁余定陸表示,從28奈米到20奈米,甚至發(fā)展至16/14奈
- 關鍵字: FinFET 3D NAND
GLOBALFOUNDRIES為下一代芯片設計而強化了14nm FinFET的設計架構
- GLOBALFOUNDRIES,世界先進半導體制造技術的領導者,今天宣布了其為14 nm FinFET工藝技術而開發(fā)的強化過的設計架構,在幫助那些采用先進工藝技術設計的客戶的進程上達到了一個關鍵里程碑。 GLOBALFOUNDRIES與重要合作伙伴Cadence,Mentor Graphics,以及Synopsys合作開發(fā)出的新型設計流程,實現(xiàn)了從RTL到GDS的轉(zhuǎn)換。該流程包括了基于工藝技術的PDK和早期試用標準單元庫,形成一個數(shù)字設計“入門套件”,為設計人員進行物理實
- 關鍵字: GLOBALFOUNDRIES FinFET
14納米FinFET制程略勝一籌 全球晶圓代工競爭暗潮洶涌
- 雖然臺積電仍是全球晶圓代工市場的龍頭大廠,但為牽就蘋果(Apple)這個大客戶,內(nèi)部壓寶16納米、20納米設備可以大部互通的產(chǎn)能擴充彈性優(yōu)勢,硬是將16納米FinFET制程技術訂為20納米下一棒的規(guī)劃藍圖。 反而在Altera、高通(Qualcomm)先后投入英特爾(Intel)及三星電子(Samsung Electronics)14納米FinFET制程技術的懷抱后,即便蘋果仍可喂飽臺積電先進制程產(chǎn)能,但臺積電客戶結(jié)構從以IC設計公司為主,變成以系統(tǒng)廠獨霸半遍天,加上主要競爭對手也開始爭取到重要
- 關鍵字: FinFET 晶圓
Synopsys Galaxy設計平臺支撐了90%的FinFET設計量產(chǎn)
- 亮點: Galaxy Design Platform設計平臺被用于90%的FinFET設計量產(chǎn) 強勁的平臺采用率彰顯了Synopsys在FinFET數(shù)字和定制設計實現(xiàn)工具領域內(nèi)的領先性 所有的FinFET晶圓代工廠都已經(jīng)使用并認證了Galaxy Design Platform 新思科技公司(Synopsys, Inc.,納斯達克股票市場代碼:SNPS)日前宣布:其 Galaxy™ Design Platform 設計平臺支撐了90%基于FinFET設計的量產(chǎn)流
- 關鍵字: Synopsys Galaxy FinFET
聯(lián)電14納米 下季試產(chǎn)
- 聯(lián)電積極擴充28奈米產(chǎn)能,預計今年中月產(chǎn)能可達2萬片,28奈米毛利率將達平均水準。此外,聯(lián)電已建置月產(chǎn)能約3,000片的14奈米生產(chǎn)線,預計第2季進行第2代14奈米鰭式場效電晶體(FinFET)制程試產(chǎn),若下半年客戶產(chǎn)品陸續(xù)完成設計定案(tape out),明年將開始拉升產(chǎn)能進入量產(chǎn)階段。 聯(lián)電去年第4季28奈米投片大增,包括高通、聯(lián)發(fā)科等5家客戶晶片進入量產(chǎn),并有逾10家客戶完成設計定案并展開試產(chǎn),也讓28奈米占去年第4季營收比重正式突破5%。聯(lián)電已積極進行擴產(chǎn),預估今年中可將28奈米月產(chǎn)能擴
- 關鍵字: 臺積電 三星 FinFET
Cadence與海思在FinFET設計領域擴大合作
- 益華電腦(Cadence Design Systems)宣布,已與通訊網(wǎng)路與數(shù)位媒體晶片組供應商海思半導體(HiSilicon Technologies)已經(jīng)簽署合作協(xié)議,將于16奈米 FinFET 設計領域大幅擴增采用Cadence 數(shù)位與客制/類比流程,并于10奈米和7奈米制程的設計流程上密切合作。 海思半導體也廣泛使用Cadence數(shù)位和客制/類比驗證解決方案,并且已經(jīng)取得Cadence DDR IP與Cadence 3D-IC 解決方案授權,將于矽中介層基底(silicon interp
- 關鍵字: Cadence 海思 FinFET
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
