fpga soc 文章 進(jìn)入fpga soc技術(shù)社區(qū)
意法半導(dǎo)體被E-Distribuzione指定成為其新智能電表平臺技術(shù)合作伙伴
- 橫跨多重電子應(yīng)用領(lǐng)域、全球領(lǐng)先的半導(dǎo)體供應(yīng)商意法半導(dǎo)體(STMicroelectronics,簡稱ST;紐約證券交易所代碼:STM)為意大利國家電力公司旗下配電公司E-Distribuzione部署其自主研發(fā)的第二代智能電表平臺“Open?Meter”提供技術(shù)支持?! pen?Meter平臺擴(kuò)大了傳統(tǒng)智能電網(wǎng)高級計量架構(gòu)(AMI)的優(yōu)勢,利用開放式標(biāo)準(zhǔn)Meters?and?More協(xié)議在住宅內(nèi)引入一條通信鏈路,實(shí)現(xiàn)高價值的用電服務(wù),例如,智能電能管理、電價動態(tài)
- 關(guān)鍵字: 意法半導(dǎo)體 SoC
人工智能?自動駕駛?云計算?數(shù)據(jù)中心?10nm FPGA全程帶飛

- 當(dāng)下時代的主題究竟是什么?5G通信?人工智能?自動駕駛?還是云計算?或許都是;又或許,都不是。當(dāng)你看到在這些前端應(yīng)用市場不斷迸發(fā)著激情和靈感時,如何滿足其背后以指數(shù)形式增長的數(shù)據(jù)需求就成了諸多工程師最為頭疼的問題。
- 關(guān)鍵字: 英特爾,F(xiàn)PGA,智能互聯(lián)
“英特爾精尖制造日”解讀全球晶體管密度最高的制程工藝

- “英特爾精尖制造日”活動今天舉行,展示了英特爾制程工藝的多項(xiàng)重要進(jìn)展,包括:英特爾10納米制程功耗和性能的最新細(xì)節(jié),英特爾首款10納米FPGA的計劃,并宣布了業(yè)內(nèi)首款面向數(shù)據(jù)中心應(yīng)用的64層3D NAND產(chǎn)品已實(shí)現(xiàn)商用并出貨?! ?nbsp; 英特爾公司全球副總裁兼中國區(qū)總裁楊旭 歡迎來自合作伙伴、客戶、政府部門和學(xué)術(shù)界的嘉賓以及新聞媒體出席2017年9月19日在北京舉行的“英特爾精尖制造日”活動。此次活動著眼于快速發(fā)展的中國技術(shù)生態(tài)系統(tǒng),重申英特爾與中國半導(dǎo)體產(chǎn)業(yè)共成長
- 關(guān)鍵字: 英特爾 FPGA
萊迪思半導(dǎo)體iCE40? FPGA為SteamVR?跟蹤平臺實(shí)現(xiàn)低延遲的同步傳感器數(shù)據(jù)處理功能
- 萊迪思半導(dǎo)體公司(NASDAQ: LSCC),客制化智能互連解決方案市場的領(lǐng)先供應(yīng)商,今日宣布Valve采用萊迪思的低功耗、低成本iCE40? FPGA為SteamVR?跟蹤平臺實(shí)現(xiàn)實(shí)時數(shù)據(jù)采集和處理功能?! ∽鳛镾teamVR跟蹤平臺上的低功耗、低延遲傳感器中心,萊迪思iCE40 FPGA大大減少了傳感器到應(yīng)用處理器/微控制器的印刷電路板(PCB)信號布線數(shù)量,從而降低EMI干擾和PCB擁塞程度,并提高信號完整性?! ∪R迪思半導(dǎo)體資深業(yè)務(wù)發(fā)展經(jīng)理陳英仁表示:“我們的低功
- 關(guān)鍵字: 萊迪思 FPGA
手把手教你在FPGA實(shí)例上運(yùn)行“Hello World”

- 前言 在4月19號的舊金山AWS技術(shù)峰會上,亞馬遜CTO Werner Vogels宣布了多項(xiàng)AWS新功能,其中就包括眾人期待已久的FPGA實(shí)例F1。 F1 實(shí)例配有最新的 16 nm Xilinx UltraScale Plus FPGA,目前有f1.2xlarge和f1.16xlarge兩種類型,其中f1.2xlarge配備有1個FPGA卡, f1.16xlarge配備有8個FPGA卡?! ∈褂?/li>
- 關(guān)鍵字: FPGA 神經(jīng)網(wǎng)絡(luò)
FPGA工程師不得不知的FPGA設(shè)計經(jīng)驗(yàn)
- 這里談?wù)勔恍┙?jīng)驗(yàn)和大家分享,希望能對IC設(shè)計的新手有一定的幫助,能使得他們能少走一些彎路! 在IC工業(yè)中有許多不同的領(lǐng)域,IC設(shè)計者的特征也會有些不同。在A領(lǐng)域的一個好的IC設(shè)計者也許會花很長時間去熟悉B領(lǐng)域的知識。在我們職業(yè)生涯的開始,我們應(yīng)該問我們自己一些問題,我們想要成為怎樣的IC設(shè)計者?消費(fèi)?PC外圍?通信?微處理器或DSP?等等。 IC設(shè)計的基本規(guī)則和流程是一樣的,無論啥樣的都會加到其中。HDL,F(xiàn)PGA和軟件等是幫助我們理解芯片的最好工具。IC的靈魂是知識。因此我們遇到的第一個
- 關(guān)鍵字: FPGA
基于FPGA的數(shù)字分頻器設(shè)計

- 1. 概述 隨著集成電路技術(shù)的快速發(fā)展,半導(dǎo)體存儲、微處理器等相關(guān)技術(shù)的發(fā)展得到了飛速發(fā)展。FPGA以其可靠性強(qiáng)、運(yùn)行快、并行性等特點(diǎn)在電子設(shè)計中具有廣泛的意義。作為一種可編程邏輯器件,F(xiàn)PGA在短短二十年中從電子設(shè)計的外圍器件逐漸演變?yōu)閿?shù)字系統(tǒng)的核心。伴隨著半導(dǎo)體工藝技術(shù)的進(jìn)步,F(xiàn)PGA器件的設(shè)計技術(shù)取得了飛躍發(fā)展及突破?! 》诸l器通常用來對某個給定的時鐘頻率進(jìn)行分頻,以得到所需的時鐘頻率。在設(shè)計數(shù)字電路中會經(jīng)常用到多種不同頻率的時鐘脈沖,一般采用由一個固定的晶振時鐘頻率來產(chǎn)生所需要的不
- 關(guān)鍵字: FPGA 數(shù)字分頻器
FPGA滿足多可穿戴設(shè)備高級并行處理能力需求

- 現(xiàn)有的可穿戴設(shè)備大部分都是智能手表或健康手環(huán)。這些應(yīng)用本質(zhì)上并不“智能”,而是對智能手機(jī)的擴(kuò)展,用于輕松訪問副屏和/或進(jìn)行低速和低功耗生理體征測量,如計步器和心率測量等。隨著語音、AR和AI技術(shù)的發(fā)展,我們將會看到更多更加智能的可穿戴設(shè)備,涵蓋語音控制的智能耳機(jī)到可以進(jìn)行空間、手勢和目標(biāo)識別的AR眼鏡。這些全新的應(yīng)用,特別是涉及到空間測量(例如音頻波束形成或AR手勢檢測)時,需要實(shí)時工作的低功耗傳感器中心來同時捕捉和處理來自傳感器陣列的數(shù)據(jù)。與其他應(yīng)用處理器、MCU和DSP相比,萊迪思FPGA能夠提供靈活
- 關(guān)鍵字: 可穿戴 FPGA 萊迪思
陳天石:三年內(nèi)寒武紀(jì)IP的SoC將達(dá)數(shù)億顆 并參建超級智能電腦
- 中科院寒武紀(jì)CEO陳天石表示,很快市面上就將見到嵌入寒武紀(jì)IP的智能終端機(jī)產(chǎn)品,此外放眼未來的三年,智能終端機(jī)與服務(wù)器采用寒武紀(jì)人工智能(AI)芯片IP的SoC將達(dá)數(shù)億顆。他的這番話,也間接證實(shí)了華為海思麒麟970芯片將與寒武紀(jì)展開IP合作。 中科院寒武紀(jì)CEO陳天石30日參加全球(上海)人工智能創(chuàng)新峰會時,對DIGITIMES與在場其他媒體做出上述表示。 寒武紀(jì)將建立AI芯片技術(shù)壁壘 陳天石指出,過去十年AI復(fù)興的發(fā)動機(jī)是“摩爾定律”,未來十年,摩爾定律放緩
- 關(guān)鍵字: 寒武紀(jì) SoC
英特爾借由投入FPGA推動機(jī)器學(xué)習(xí)與AI
- 自從機(jī)器學(xué)習(xí)(machinelearning;ML)與人工智能(AI)在近期受到歡迎后,包括英特爾(Intel)等科技大廠也積極抓緊機(jī)會投入開發(fā)相關(guān)領(lǐng)域。該公司高層日前也表示,英特爾正利用現(xiàn)場可編程閘陣列(FPGA)技術(shù),提供ML或AI的解決方案。據(jù)NewElectronics報導(dǎo),為了搶搭ML與AI風(fēng)潮,英特爾透過收購與內(nèi)部發(fā)展打造解決方案。英特爾的可編程系統(tǒng)事業(yè)群(ProgrammableSystemsGroup;PSG)前身為Altera,AI產(chǎn)品專家BillJenkins表示,PSG專注在機(jī)器
- 關(guān)鍵字: 英特爾 FPGA
基于FPGA與AD5422的PLC模擬量擴(kuò)展單元的設(shè)計

- 本文設(shè)計了一種以FPGA為核心,基于AD5422實(shí)現(xiàn)多路高精度輸出的PLC模擬量擴(kuò)展單元模塊。設(shè)計先對現(xiàn)有的方案進(jìn)行了分析和討論,之后對FPGA內(nèi)部相關(guān)處理機(jī)制和實(shí)現(xiàn)方案做了詳盡的論述,經(jīng)過仿真和測試驗(yàn)證了設(shè)計的可行性。相比于傳統(tǒng)的模擬量擴(kuò)展單元模塊,本系統(tǒng)具有處理速度快、方便、靈活,電路精簡,抗干擾能力強(qiáng)等優(yōu)點(diǎn)。
- 關(guān)鍵字: FPGA AD5422 串行外設(shè)接口 201709
基于H.264視頻編解碼SoC滿足高清DVR設(shè)計

- 硬盤錄像機(jī)(DVR)作為監(jiān)控系統(tǒng)的核心部件之一,在10年里高速發(fā)展,從模擬磁帶機(jī)的替代品演變成具有自己獨(dú)特價值的專業(yè)監(jiān)控數(shù)字平臺,并被市場廣泛接受。監(jiān)控系統(tǒng)伴隨DVR這些年的發(fā)展向著IP化、智能化發(fā)展?! 「鶕?jù)行業(yè)用戶的需求,DVR由以下幾個方向需要被行業(yè)關(guān)注:1、DVR的編碼方式向更高壓縮效率的標(biāo)準(zhǔn)H.264發(fā)展;2、錄像分辨率從CIF(352*288分辨率) 向D1(720*576)、720P、1080P發(fā)展;3、現(xiàn)場監(jiān)控分辨率也從D1向HD高清發(fā)展;4、封閉子系統(tǒng)向開放IP架構(gòu)系統(tǒng)發(fā)展
- 關(guān)鍵字: H.264 SoC
基于FPGA的猝發(fā)式直擴(kuò)載波同步技術(shù)研究與實(shí)現(xiàn)

- 在高動態(tài)環(huán)境中,由于載波多普勒頻移和收發(fā)端時鐘漂移等因素的存在,直擴(kuò)接收機(jī)必須通過載波同步才能在接收端消除頻差并重構(gòu)載波相位,以實(shí)現(xiàn)相干解調(diào)。在傳統(tǒng)的載波同步技術(shù)中,鎖頻環(huán)具有較大的捕獲帶寬但頻率跟蹤精度相對較低;鎖相環(huán)雖然具有較高的跟蹤精度卻受到捕獲帶寬的限制。在同步時間要求不高的通信系統(tǒng)中,可以采用鎖頻環(huán)與鎖相環(huán)級聯(lián)的載波同步方法,使接收機(jī)既能承受環(huán)路帶寬與動態(tài)性能之間的折中,又同時滿足跟蹤精度和一定動態(tài)性能。但本文所涉及的短時猝發(fā)式擴(kuò)頻通信系統(tǒng)要求更大的捕獲帶寬(±30kHz),且導(dǎo)頻符號僅為2
- 關(guān)鍵字: FPGA 載波同步
FPGA設(shè)計經(jīng)驗(yàn)之邊沿檢測

- 在同步電路設(shè)計中,邊沿檢測是必不可少的! 例如:在一個時鐘頻率16MHz的同步串行總線接收電路里,串行總線波特率為1Mbps。在串行總線的發(fā)送端是在同步時鐘(1MHz)的上升沿輸出數(shù)據(jù),在接收端在同步時鐘的下降沿對輸入數(shù)據(jù)進(jìn)行接收采樣。在這個接收電路里檢測同步時鐘的下降沿是必不可少的。假設(shè)主時鐘-clk,同步時鐘-rck,同步數(shù)據(jù)-data。 有些人在邊沿檢測的時候就喜歡這樣做: 但是大家忽略了一種情況,就是clk與rck之間比沒有必然的同步關(guān)系,當(dāng)r
- 關(guān)鍵字: FPGA 邊沿檢測
fpga soc介紹
您好,目前還沒有人創(chuàng)建詞條fpga soc!
歡迎您創(chuàng)建該詞條,闡述對fpga soc的理解,并與今后在此搜索fpga soc的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對fpga soc的理解,并與今后在此搜索fpga soc的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
