首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga：quartusⅡ

如何在FPGA中實(shí)現(xiàn)狀態(tài)機(jī)

  • 如何在FPGA中實(shí)現(xiàn)狀態(tài)機(jī), FPGA常常用于執(zhí)行基于序列和控制的行動，比如實(shí)現(xiàn)一個簡單的通信協(xié)議。對于設(shè)計(jì)人員來說，滿足這些行動和序列要求的最佳方法則是使用狀態(tài)機(jī)。狀態(tài)機(jī)是在數(shù)量有限的狀態(tài)之間進(jìn)行轉(zhuǎn)換的邏輯結(jié)構(gòu)。一個狀態(tài)機(jī)在某個特定
  • 關(guān)鍵字： 狀態(tài)  實(shí)現(xiàn)  FPGA  如何  

一種基于FPGA的接口電路設(shè)計(jì)

  • 一種基于FPGA的接口電路設(shè)計(jì), 摘 要：在航空電子系統(tǒng)中，經(jīng)常需要對1553B總線和ARINC429總線進(jìn)行雙向數(shù)據(jù)轉(zhuǎn)換以適應(yīng)不同電子設(shè)備的接口要求。由于兩種總線標(biāo)準(zhǔn)傳輸協(xié)議不同，傳輸速率和數(shù)據(jù)格式有較大差異，常規(guī)系統(tǒng)需要多種專業(yè)數(shù)據(jù)轉(zhuǎn)換芯片以
  • 關(guān)鍵字： 電路設(shè)計(jì)  接口  FPGA  基于  

高性能數(shù)字接收機(jī)FPGA設(shè)計(jì)

  • 摘要：基于Xilinx FPGA設(shè)計(jì)出一種高性能數(shù)字接收機(jī)。該數(shù)字接收機(jī)由高速、高分辨率A/D和高性能FPGA構(gòu)成。高速A/D實(shí)現(xiàn)中頻數(shù)字化，高性能FPGA實(shí)現(xiàn)數(shù)字下變頻、數(shù)字多相濾波、半帶抽取、匹配濾波和位同步功能，使得中頻載波為153.6MHz的TD-SCDMA信號，下變頻-抽取-濾波-位同步后得到高質(zhì)量的采樣率為1.28MHz的基帶信號。
  • 關(guān)鍵字： FPGA  載波  A/D  201305  

FPGA雙雄策略變 圈地為王發(fā)揮能量

  • 　　在FGPA戰(zhàn)場上，眾所皆知的頭號兩大對手就是Altera與Xilinx。一般認(rèn)為這兩對手會在同一個戰(zhàn)場上爭個你死我活，然而經(jīng)過多年的鏖戰(zhàn)，兩廠商已經(jīng)從過去積極的正面廝殺對決，改而轉(zhuǎn)向較為保守的畫地為王，以既有優(yōu)勢為基礎(chǔ)，固守疆域，進(jìn)而轉(zhuǎn)化為更大的研發(fā)能量。 　　 ? 　　據(jù)了解，Xilinx在既有的28奈米FPGA市場已經(jīng)打下穩(wěn)定基礎(chǔ)，而目前xilinx也不側(cè)重在更先進(jìn)製程上與對手爭個你死我活，反倒是穩(wěn)扎穩(wěn)打固守疆土，選擇將FPGA的可程式化優(yōu)勢發(fā)揮到極致。Xilinx認(rèn)為，可程式
  • 關(guān)鍵字： Altera  FPGA  

基于萊迪思FPGA的視頻顯示接口的實(shí)現(xiàn)

  • 視頻顯示器市場分為：大批量應(yīng)用，如臺式機(jī)、筆記本顯示器和電視機(jī)面板;中等批量應(yīng)用，如小型人機(jī)接口(HMI)面板和大尺寸數(shù)字標(biāo)牌。本文將探討的是大尺寸顯示器面板應(yīng)用(表1)，其中FPGA是一個備受關(guān)注的選擇，它可以滿
  • 關(guān)鍵字： FPGA  視頻顯示  接口    

FPGA核心知識詳解（3）：那些讓FPGA初學(xué)者糾結(jié)的仿真

  • 對于FPGA初學(xué)者而言，如何正確了解并理解FPGA的仿真是關(guān)鍵。應(yīng)廣大FPGA初學(xué)者和愛好者要求，電子發(fā)燒友網(wǎng)編輯根 ...
  • 關(guān)鍵字： FPGA  核心知識  仿真  

基于FPGA協(xié)處理器的算法加速的實(shí)現(xiàn)

  • 當(dāng)今的設(shè)計(jì)工程師受到面積、功率和成本的約束，不能采用GHz級的計(jì)算機(jī)實(shí)現(xiàn)嵌入式設(shè)計(jì)。在嵌入式系統(tǒng)中，通常是由相對數(shù)量較少的算法決定最大的運(yùn)算需求。使用設(shè)計(jì)自動化工具可以將這些算法快速轉(zhuǎn)換到硬件協(xié)處理器中。
  • 關(guān)鍵字： FPGA  協(xié)處理器  算法    

淺析FPGA設(shè)計(jì)流程及布線資源

  • 1、電路設(shè)計(jì)與輸入　　電路設(shè)計(jì)與輸入是指通過某些規(guī)范的描述方式，將工程師電路構(gòu)思輸入給EDA工具。常用的 ...
  • 關(guān)鍵字： FPGA  設(shè)計(jì)流程  布線資源  

FPGA硬件電路的調(diào)試必備原則和技巧

  • 在調(diào)試FPGA電路時要遵循必須的原則和技巧，才能降低調(diào)試時間，防止誤操作損壞電路。通常情況下，參考以下步驟執(zhí)行 ...
  • 關(guān)鍵字： FPGA  硬件電路  調(diào)試必備  

基于FPGA的自動門控制設(shè)計(jì)

  • 引 言門和人類文明是孿生的，它伴隨著人類文明的發(fā)展而躍動。21 世紀(jì)的今天，門更加突出了安全理念，強(qiáng)調(diào)了有效性：有效地防范、通行、疏散，同時還突出了建筑藝術(shù)的理念，強(qiáng)調(diào)門與建筑以及周圍環(huán)境整體的協(xié)調(diào)、和諧
  • 關(guān)鍵字： FPGA  自動門  控制設(shè)計(jì)    

基于FPGA的ARM圖像縮放器的實(shí)現(xiàn)

  • ARM是目前全球最大的嵌入式芯片技術(shù)的IP提供商，其所擁有的IP已經(jīng)成為眾多芯片設(shè)計(jì)公司采納的一種技術(shù)標(biāo)準(zhǔn)和開發(fā)平臺。所以基于ARM 內(nèi)核的SoC已經(jīng)成為嵌入式處理器的開發(fā)重點(diǎn)，可通過ARM實(shí)現(xiàn)LCD控制器來完成對嵌入式
  • 關(guān)鍵字： FPGA  ARM  圖像    

FPGA平臺的VGA圖像顯示的設(shè)計(jì)與實(shí)現(xiàn)

  • 摘要：根據(jù)VGA(Video Graphic Array)的原理，采用VHDL硬件描述語言，設(shè)計(jì)了一種基于Zedboard FPGA板卡的圖像顯示方案。實(shí)驗(yàn)結(jié)果表明，在FPGA實(shí)現(xiàn)圖片顯示，達(dá)到了預(yù)期的效果，依據(jù)該原理，可以實(shí)現(xiàn)圖像的采集及在VGA顯示屏上顯示的實(shí)現(xiàn)。
  • 關(guān)鍵字： VGA  FPGA  圖片顯示  201304  

基于FPGA的IRIG-B標(biāo)準(zhǔn)DC code編碼器VHDL設(shè)計(jì)

  • 為了實(shí)現(xiàn)靶場時統(tǒng)終端輸出IRIG-B標(biāo)準(zhǔn)DC code信號，采用VHDL語言在FPGA邏輯電路中設(shè)計(jì)了DC code編碼器硬件電路，通過QuartusⅡ軟件建立工程文件對VHDL語言DC code編碼器電路進(jìn)行編譯和仿真，獲得了符合IRIG-B標(biāo)準(zhǔn)的DC code信號。經(jīng)過實(shí)踐驗(yàn)證，該電路具有實(shí)現(xiàn)方法簡單、電路穩(wěn)定性好、精度高的特點(diǎn)，實(shí)測同步精度小于1μs。
  • 關(guān)鍵字： IRIG-B  FPGA  code  VHDL    

一種基于FPGA的DDR SDRAM控制器的設(shè)計(jì)

  • 摘要 對DDR SDRAM的基本工作特性以及時序進(jìn)行了分析與研究，基于FPGA提出了一種通用的DDRSDRAM控制器設(shè)計(jì)方案。在Modelaim上通過了軟件功能仿真，并在FPGA芯片上完成了硬件驗(yàn)證。結(jié)果表明，該控制器能夠較好地完成DD
  • 關(guān)鍵字： 控制器  設(shè)計(jì)  SDRAM  DDR  FPGA  基于  

基于FPGA的面陣CCD成像系統(tǒng)設(shè)計(jì)

  • 采用SONY行間轉(zhuǎn)移型面陣CCD ICX415AL作為圖像傳感器，設(shè)計(jì)了一款新型CCD成像系統(tǒng)。以Altera公司的FPGA芯片EP1C12F256作為時序發(fā)生器產(chǎn)生CCD驅(qū)動信號。采用相關(guān)雙采樣技術(shù)濾除了視頻信號中的相關(guān)噪聲，提高信噪比。在QuartusⅡ9．1開發(fā)環(huán)境下采用VHDL編程，并利用Modelsim SE 6．5仿真軟件進(jìn)行訪真測試。實(shí)驗(yàn)結(jié)果表明，所設(shè)計(jì)的時序滿足ICX415AL的時序要求，在29．5 MHz的時鐘驅(qū)動下，每秒輸出50幀圖片，能滿足高速跟蹤要求。
  • 關(guān)鍵字： FPGA  CCD  面陣  成像    
共6385條 186/426 |‹ « 184 185 186 187 188 189 190 191 192 193 » ›|

fpga：quartusⅡ介紹

您好，目前還沒有人創(chuàng)建詞條fpga：quartusⅡ!
歡迎您創(chuàng)建該詞條，闡述對fpga：quartusⅡ的理解，并與今后在此搜索fpga：quartusⅡ的朋友們分享。    創(chuàng)建詞條

熱門主題

FPGA：QuartusⅡ    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473