fpga：quartusⅡ 文章進(jìn)入fpga：quartusⅡ技術(shù)社區(qū)

RocketIO GTX 收發(fā)器

關(guān)鍵字： Virtex-5 Xilinx FPGA

PowerPC 440 處理器模塊

關(guān)鍵字： Virtex-5 Xilinx FPGA

SOPC簡(jiǎn)介

SOPC(System On Programmable Chip)即可編程的片上系統(tǒng)，或者說(shuō)是基于大規(guī)模FPGA的單片系統(tǒng)。SOPC的設(shè)計(jì)技術(shù)是現(xiàn)代計(jì)算機(jī)輔助設(shè)計(jì)技術(shù)、EDA技術(shù)和大規(guī)模集成電路技術(shù)高度發(fā)展的產(chǎn)物。
關(guān)鍵字： SOPC FPGA

FPGA/CPLD 的設(shè)計(jì)思想與技巧

FPGA/CPLD 的設(shè)計(jì)思想與技巧是一個(gè)非常大的話題，由于篇幅所限，本文僅介紹一些常用的設(shè)計(jì)思想與技巧，包括乒乓球操作、串并轉(zhuǎn)換、流水線操作和數(shù)據(jù)接口的同步方法。希望本文能引起工程師們的注意，如果能有意識(shí)地利用這些原則指導(dǎo)日后的設(shè)計(jì)工作，將取得事半功倍的效果！
關(guān)鍵字：設(shè)計(jì)思想 FPGA CPLD

CPLD/FPGA技術(shù)及電子設(shè)計(jì)自動(dòng)化

電子設(shè)計(jì)自動(dòng)化（EDA）的實(shí)現(xiàn)是與CPLD/FPGA技術(shù)的迅速發(fā)展息息相關(guān)的。CPLD/FPGA是80年代中后期出現(xiàn)的，其特點(diǎn)是具有用戶(hù)可編程的特性。利用PLD/FPGA，電子系統(tǒng)設(shè)計(jì)工程師可以在實(shí)驗(yàn)室中設(shè)計(jì)出專(zhuān)用IC，實(shí)現(xiàn)系統(tǒng)的集成，從而大大縮短了產(chǎn)品開(kāi)發(fā)、上市的時(shí)間，降低了開(kāi)發(fā)成本。此外，CPLD/FPGA還具有靜態(tài)可重復(fù)編程或在線動(dòng)態(tài)重構(gòu)特性，使硬件的功能可象軟件一樣通過(guò)編程來(lái)修改，不僅使設(shè)計(jì)修改和產(chǎn)品升級(jí)變得十分方便，而且極大地提高了電子系統(tǒng)的靈活性和通用能力。
關(guān)鍵字：可編程邏輯器件 FPGA CPLD 電子設(shè)計(jì) 靈活性

FPGA管腳分配需要考慮的因素

在芯片的研發(fā)環(huán)節(jié)，F(xiàn)PGA 驗(yàn)證是其中的重要的組成部分，如何有效的利用 FPGA 的資源，管腳分配也是必須考慮的一個(gè)重要問(wèn)題。一般較好的方法是在綜合過(guò)程中通過(guò)時(shí)序的一些約束讓對(duì)應(yīng)的工具自動(dòng)分配，但是從研發(fā)的時(shí)間段上來(lái)考慮這種方法往往是不可取的，RTL驗(yàn)證與驗(yàn)證板設(shè)計(jì)必須是同步進(jìn)行的，在驗(yàn)證代碼出來(lái)時(shí)驗(yàn)證的單板也必須設(shè)計(jì)完畢，也就是管腳的分配也必須在設(shè)計(jì)代碼出來(lái)之前完成。
關(guān)鍵字：可編程邏輯器件管腳分配 FPGA

基于FPGA的鍵盤(pán)掃描模塊的設(shè)計(jì)

在嵌入式計(jì)算機(jī)系統(tǒng)中，鍵盤(pán)是最基本的人機(jī)交互輸入設(shè)備。除了使用通用的標(biāo)準(zhǔn)鍵盤(pán)外，實(shí)際工程應(yīng)用中更需要進(jìn)行單獨(dú)設(shè)計(jì)并購(gòu)程專(zhuān)用的各種小鍵盤(pán)。隨著EDA（電子設(shè)計(jì)自動(dòng)化）技術(shù)的迅速發(fā)展，利用FPGA來(lái)實(shí)現(xiàn)各種數(shù)字電路將是非常經(jīng)濟(jì)和便利的。文中介紹鍵盤(pán)掃描模塊地實(shí)現(xiàn)原理，闡迷了一種基于FPGA的鍵盤(pán)掃描模塊的實(shí)現(xiàn)方法。
關(guān)鍵字：健盤(pán)掃描嵌入式系統(tǒng) 抖動(dòng) FPGA EDA

基于FPGA的TFTLCD快檢信號(hào)源的設(shè)計(jì)

目前TFT模塊的生產(chǎn)過(guò)程中常伴有模塊的線缺陷和點(diǎn)缺陷,依據(jù)TFT模塊的驅(qū)動(dòng)和測(cè)試原理,設(shè)計(jì)了一種由FPGA和模擬開(kāi)關(guān)組成的集成測(cè)試信號(hào)源,該信號(hào)源可提供源極信號(hào)、柵極信號(hào)、柵極控制信號(hào)和公共地信號(hào)四路測(cè)試信號(hào)。
關(guān)鍵字： TFTLCD 快檢信號(hào)源的設(shè)計(jì) FPGA

一種基于FPGA的語(yǔ)音密碼鎖設(shè)計(jì)

電子密碼鎖系統(tǒng)主要由電子鎖體、電子密匙等部分組成，一把電子密匙里能存放多組開(kāi)鎖密碼，用戶(hù)在使用過(guò)程中能夠隨時(shí)修改開(kāi)鎖密碼，更新或配制鑰匙里開(kāi)鎖密碼。一把電子鎖可配制多把鑰匙。語(yǔ)音方面的廣泛應(yīng)用，使得具有語(yǔ)音播放的電子密碼鎖使用起來(lái)更加方便。語(yǔ)音密碼鎖的體積小、保密性能好、使用方便，是用在保險(xiǎn)箱、電話或是房門(mén)上不可少的部分。
關(guān)鍵字： FPGA

將片外調(diào)試的優(yōu)點(diǎn)融入FPGA片上調(diào)試之中

FPGA片上調(diào)試已出現(xiàn)了很多年，成為傳統(tǒng)復(fù)雜FPGA設(shè)計(jì)調(diào)試方法的一種常用替代方式，將虛擬測(cè)試夾具放于FPGA設(shè)計(jì)任何地方而不是采用昂貴的通用I/O引腳是可編程邏輯器件才有的性能。但片上調(diào)試也有一些不足之處，本文將討論片上調(diào)試的局限，并介紹如何把片上調(diào)試與片外深采樣存儲(chǔ)特性結(jié)合起來(lái)。
關(guān)鍵字： FPGA

基于MSP430和Cyclone II的網(wǎng)絡(luò)數(shù)據(jù)加密實(shí)現(xiàn)

隨著信息技術(shù)和網(wǎng)絡(luò)化進(jìn)程的發(fā)展，網(wǎng)絡(luò)通信安全問(wèn)題日益突出?，F(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)以其自身設(shè)計(jì)靈活、可靠性高的優(yōu)點(diǎn)廣泛應(yīng)用于加密領(lǐng)域。
關(guān)鍵字： MSP430 CycloneII 網(wǎng)絡(luò)數(shù)據(jù) FPGA

FPGA設(shè)計(jì)中的功耗

隨著FPGA的密度越來(lái)越高，設(shè)計(jì)者們正在節(jié)能降耗方面取得越來(lái)越多的進(jìn)展。出現(xiàn)降低功耗這一趨勢(shì)的另一個(gè)原因是FPGA正在越來(lái)越廣泛地應(yīng)用于智能手機(jī)、媒體播放器、游戲機(jī)、衛(wèi)星導(dǎo)航設(shè)備以及數(shù)碼相機(jī)/攝像機(jī)等
關(guān)鍵字：時(shí)鐘頻率總體功耗 FPGA

利用FPGA和DSP直接控制硬盤(pán)實(shí)現(xiàn)存儲(chǔ)控制的方法

數(shù)據(jù)存儲(chǔ)是數(shù)據(jù)采集過(guò)程中的一個(gè)重要環(huán)節(jié)，目前大部分?jǐn)?shù)據(jù)存儲(chǔ)系統(tǒng)都是用內(nèi)置工控機(jī)的方法完成數(shù)據(jù)保存任務(wù)，這種方法系統(tǒng)功耗大，硬件成本高，不適用于具有內(nèi)記功能要求的系統(tǒng)。本系
關(guān)鍵字： DSP 直接控制 FPGA 硬盤(pán) 存儲(chǔ)控制

關(guān)于FPGA在直流電機(jī)位置控制中的應(yīng)用

在直流電機(jī)控制系統(tǒng)中，被控制量一般都是電機(jī)的轉(zhuǎn)速，控制的目的是保持電機(jī)的轉(zhuǎn)速在所需要的定值上。但在實(shí)際生產(chǎn)過(guò)程中，電機(jī)帶動(dòng)生產(chǎn)機(jī)械或者其他負(fù)載運(yùn)動(dòng)的表現(xiàn)不一定都是轉(zhuǎn)速，也可能是使生產(chǎn)機(jī)械或其機(jī)構(gòu)產(chǎn)生一定的位置變化，這時(shí)需要的控制量就不再是電機(jī)的轉(zhuǎn)速，而是控制對(duì)象的直線位移，因此需將電機(jī)的轉(zhuǎn)速輸出轉(zhuǎn)換為電機(jī)的位移輸出。
關(guān)鍵字：直流電機(jī) 位置控制 FPGA

用低成本FPGA實(shí)現(xiàn)低延遲變化的CPRI

無(wú)線TEM（電信設(shè)備制造商）正受到布署基站架構(gòu)的壓力，這就是用更小體積、更低功耗、更低制造成本來(lái)建立，部署和運(yùn)營(yíng)。達(dá)到此目的的關(guān)鍵策略是從基站中分離出RF接收器和功率放大器，用它們來(lái)直接驅(qū)動(dòng)各自的天線。這稱(chēng)為射頻拉遠(yuǎn)技術(shù)(RRH)。通過(guò)基于SERDES的公共無(wú)線接口(CPRI)將基帶數(shù)據(jù)傳回到基站。本文主要闡述特定的低延遲變化的設(shè)計(jì)思想，在低成本FPGA上利用嵌入式SERDES收發(fā)器和CPRI IP（知識(shí)產(chǎn)權(quán)）核實(shí)現(xiàn)。
關(guān)鍵字： CPRI 遠(yuǎn)程基站 FPGA