首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> fpga-ask

SiTime為賽靈思(Xilinx) FPGA評(píng)估套件提供可編程時(shí)脈方案

  • 　　全硅MEMS時(shí)脈技術(shù)方案領(lǐng)導(dǎo)公司SiTime Corporation今天宣布賽靈思(Xilinx)在其Virtex?-6 FPGA ML605評(píng)估套件, Spartan?-6 FPGA SP601 和SP605 FPGA評(píng)估套件上導(dǎo)入了SiTime可編程全硅MEMS振蕩器。全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司在這些評(píng)估套件中采用了SiTime的 SiT9102高性能差分振蕩器及各種規(guī)格組合的SiT8102可編程高性能振蕩器。 　　
  • 關(guān)鍵字： SiTime  FPGA  

SiTime為賽靈思FPGA評(píng)估套件提供可編程時(shí)鐘方案

  • 　　2010年9月15，美國(guó)加洲森尼韋爾市-全硅MEMS時(shí)鐘技術(shù)方案領(lǐng)導(dǎo)公司SiTime Corporation今天宣布賽靈思(Xilinx)在其Virtex®-6 FPGA ML605評(píng)估套件, Spartan®-6 FPGA SP601 和SP605 FPGA評(píng)估套件上導(dǎo)入了SiTime可編程全硅MEMS振蕩器。全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司在這些評(píng)估套件中采用了SiTime的 SiT9102高性能差分振蕩器及各種規(guī)格組合的SiT8102可編程高性能振蕩器。 　　“賽靈
  • 關(guān)鍵字： Xilinx  Virtex  FPGA   

基于FPGA分布式算法的濾波器設(shè)計(jì)

  • 設(shè)計(jì)了FPGA的分布式算法結(jié)構(gòu)和具體的硬件環(huán)境?；贔PGA的分布式算法充分利用FPGA的并行處理特性設(shè)計(jì)算法，簡(jiǎn)化了濾波器系統(tǒng)設(shè)計(jì)。采用了分割查找表技術(shù)，節(jié)省了FPGA硬件資源。對(duì)查找表(LUT)中內(nèi)容經(jīng)過相應(yīng)的修改即可方便地實(shí)現(xiàn)低通、高通、帶通濾波。對(duì)基于FPGA分布式算法的濾波器進(jìn)行了仿真及工況環(huán)境下的測(cè)試實(shí)驗(yàn)。實(shí)驗(yàn)結(jié)果表明，該算法不僅提高了系統(tǒng)運(yùn)行速度，而且節(jié)省了大量的FPGA資源，還具有極大的靈活性。
  • 關(guān)鍵字： FPGA  分布式算法  濾波器設(shè)計(jì)    

一種基于FPGA和單片機(jī)的掃頻儀設(shè)計(jì)與實(shí)現(xiàn)

  • 一個(gè)網(wǎng)絡(luò)的頻率特性包括幅頻特性和相頻特性，在系統(tǒng)設(shè)計(jì)時(shí)，各個(gè)網(wǎng)絡(luò)的頻率特性對(duì)該系統(tǒng)的穩(wěn)定性、工作頻帶...
  • 關(guān)鍵字： 掃頻儀  FPGA  單片機(jī)  

一種基于FPGA的雷達(dá)脈沖預(yù)分選器設(shè)計(jì)

  • 0引言現(xiàn)代電子戰(zhàn)環(huán)境日趨復(fù)雜，信號(hào)日趨密集，新體制雷達(dá)不斷出現(xiàn)，雷達(dá)信號(hào)的各個(gè)參數(shù)以各種規(guī)律變化，...
  • 關(guān)鍵字： FPGA  雷達(dá)信號(hào)  雷達(dá)脈沖預(yù)分選器  

基于FPGA的語音錄制與回放系統(tǒng)

  • 系統(tǒng)用FPGA實(shí)現(xiàn)了I2C總線控制器，以Altera公司的NiosⅡ嵌入式軟處理器為核心，結(jié)合高品質(zhì)數(shù)字信號(hào)音頻編／解碼芯片WM8731成功地實(shí)現(xiàn)了語音的錄制及回放功能，同時(shí)利用Matlab 7．O．4軟件對(duì)所采集的語音數(shù)據(jù)進(jìn)行仿真。系統(tǒng)采用SoPC技術(shù)，自行設(shè)計(jì)采集模塊和I2C協(xié)議驅(qū)動(dòng)模塊，并通過AWALON總線掛裁在Nios軟核上實(shí)時(shí)高速采集與回放。實(shí)踐表明，系統(tǒng)具有集成度高，穩(wěn)定性好，實(shí)時(shí)性強(qiáng)的特點(diǎn)。
  • 關(guān)鍵字： FPGA  語音  回放系統(tǒng)    

基于FPGA的PCI總線串口卡設(shè)計(jì)

  • 為了方便外部設(shè)備與計(jì)算機(jī)進(jìn)行串口通信，提出一種基于FPGA的PCI總線串口卡設(shè)計(jì)。利用Altera公司的FPGA芯片EP1C6SQ240實(shí)現(xiàn)了串口和PCI總線的連接。介紹了用FPGA實(shí)現(xiàn)PCI接口、UART的方法，將PCI接口、UART的核心功能集中在FPGA上，使整個(gè)設(shè)計(jì)緊湊、小巧。該設(shè)計(jì)符合PCI 2.2規(guī)范，傳輸速率高，可廣泛應(yīng)用于各類測(cè)試設(shè)備、工廠自動(dòng)化、有線通信等領(lǐng)域。
  • 關(guān)鍵字： FPGA  PCI  總線  串口    

基于中檔FPGA多相濾波器的設(shè)計(jì)實(shí)現(xiàn)

  • 基于中檔FPGA多相濾波器的設(shè)計(jì)實(shí)現(xiàn),　在現(xiàn)代電子系統(tǒng)中，到處都可以看到數(shù)字信號(hào)處理( DSP )的應(yīng)用，從MP3播放器、數(shù)碼相機(jī)到手機(jī)。DSP設(shè)計(jì)人員的工具箱的支柱之一是有限脈沖響應(yīng)( FIR )濾波器。FIR濾波器越長(zhǎng)(有大量的抽頭)，濾波器的響應(yīng)越好。然而這
  • 關(guān)鍵字： 設(shè)計(jì)  實(shí)現(xiàn)  濾波器  多相  FPGA  基于  

基于FPGA的PCIE總線擴(kuò)展卡的設(shè)計(jì)

  • 基于FPGA的PCIE總線擴(kuò)展卡的設(shè)計(jì),　PCIE(PCI express)是用來互聯(lián)諸如計(jì)算機(jī)和通信平臺(tái)應(yīng)用中外圍設(shè)備的第三代高性能I/0總線。PCIE體系結(jié)構(gòu)繼承了第二代總線體系結(jié)構(gòu)最有用的特點(diǎn)，采用與PCI相同的使用模型和讀/寫通信模型，支持各種常見的事務(wù)。其存
  • 關(guān)鍵字： 擴(kuò)展  設(shè)計(jì)  總線  PCIE  FPGA  基于  

FPGA 28納米市場(chǎng)戰(zhàn)火升溫 晶圓代工巨頭激烈角逐

  • 　　可程序邏輯閘陣列芯片(FPGA)雙雄賽靈思(Xilinx)與阿爾特拉 (Altera)先后推出28納米FPGA產(chǎn)品，不僅使FPGA市場(chǎng)戰(zhàn)火升溫，也讓晶圓代工市場(chǎng)激烈角逐，在Xilinx首度與臺(tái)積電攜手合作后，Altera在28納米產(chǎn)品的布局上亦相當(dāng)積極，近期亦展示在28納米 FPGA平臺(tái)上的25-Gbps收發(fā)器，F(xiàn)PGA雙雄的激烈競(jìng)賽，預(yù)料臺(tái)積電將成為最大受惠者。 　　Altera指出，在28納米FPGA中展示25-Gbps收發(fā)器，是收發(fā)器產(chǎn)品的里程碑，該芯片是Altera用于在28納米FPGA上，
  • 關(guān)鍵字： Xilinx  FPGA  28納米  

基于VHDL和FPGA的多種分頻的實(shí)現(xiàn)方法

  • 基于VHDL和FPGA的多種分頻的實(shí)現(xiàn)方法,分頻器是數(shù)字系統(tǒng)設(shè)計(jì)中的基本電路，根據(jù)不同設(shè)計(jì)的需要，我們會(huì)遇到偶數(shù)分頻、奇數(shù)分頻、半整數(shù)分頻等，有時(shí)要求等占空比，有時(shí)要求非等占空比。在同一個(gè)設(shè)計(jì)中有時(shí)要求多種形式的分頻。通常由計(jì)數(shù)器或計(jì)數(shù)器的級(jí)聯(lián)
  • 關(guān)鍵字： 實(shí)現(xiàn)  方法  多種  FPGA  VHDL  基于  

基于VHDL 的矩陣鍵盤及顯示電路設(shè)計(jì)

  • 摘　要:為了有效防止機(jī)械式鍵盤按鍵抖動(dòng)帶來的數(shù)據(jù)錯(cuò)誤,這里在Quartus Ⅱ開發(fā)環(huán)境下,采用VHDL 語言設(shè)計(jì)了一種能夠?qū)C(jī)械式4 times;4 矩陣鍵盤的按鍵值依次顯示到8 個(gè)7 段數(shù)碼管上的矩陣鍵盤及顯示電路。仿真結(jié)果表
  • 關(guān)鍵字： FPGA/ CPLD   鍵盤  電路  

FPGA 是實(shí)現(xiàn)綠色搜索技術(shù)的關(guān)鍵

  • 無論為數(shù)以百萬計(jì)的用戶搜索請(qǐng)求提供服務(wù)還是處理超大量的信息，都需要數(shù)量龐大的計(jì)算資源，進(jìn)而消耗大量能源。事實(shí)上，用于計(jì)算與冷卻的能耗費(fèi)用是數(shù)據(jù)中心運(yùn)營(yíng)的最大成本 [1]。隨著數(shù)據(jù)中心的數(shù)量和規(guī)模不斷增長(zhǎng)，
  • 關(guān)鍵字： FPGA  綠色搜索技術(shù)    

基于FPGA的?？臻g管理器的研究和設(shè)計(jì)

  • 摘 要： 提出了一種將堆?？臻g劃分為任務(wù)棧和中斷嵌套棧的設(shè)計(jì)結(jié)構(gòu)，使堆?？臻g最小化。采用VHDL硬件語言，在FPGA設(shè)備上模擬實(shí)現(xiàn)了具有自動(dòng)檢驗(yàn)功能的?？臻g管理器。棧空間管理器由不同功能的邏輯模塊組成，主要闡
  • 關(guān)鍵字： FPGA  ?？臻g  管理器    

基于FPGA的恒溫晶振頻率校準(zhǔn)系統(tǒng)的設(shè)計(jì)

  • 摘 要: 為滿足三維大地電磁勘探技術(shù)對(duì)多個(gè)采集站的同步需求，基于FPGA設(shè)計(jì)了一種晶振頻率校準(zhǔn)系統(tǒng)。系統(tǒng)可以調(diào)節(jié)各采集站的恒溫壓控晶體振蕩器同步于GPS，從而使晶振能夠輸出高準(zhǔn)確度和穩(wěn)定度的同步信號(hào)。系統(tǒng)中
  • 關(guān)鍵字： FPGA  恒溫晶振  頻率校準(zhǔn)  系統(tǒng)    
共6376條 299/426 |‹ « 297 298 299 300 301 302 303 304 305 306 » ›|

fpga-ask介紹

您好，目前還沒有人創(chuàng)建詞條fpga-ask!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga-ask的理解，并與今后在此搜索fpga-ask的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473