fpga-ask 文章進(jìn)入fpga-ask技術(shù)社區(qū)

賽靈思聯(lián)手四川虹視成立FPGA聯(lián)合實(shí)驗(yàn)室

　　全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司，2010年9月14日宣布與四川虹視顯示技術(shù)有限公司(簡(jiǎn)稱四川虹視)在成都高新區(qū)共同成立FPGA聯(lián)合實(shí)驗(yàn)室, 致力于推動(dòng)虹視公司最新的OLED產(chǎn)品技術(shù)研發(fā)，賽靈思全球消費(fèi)市場(chǎng)總監(jiān)Harry Raftopoulos，高級(jí)技術(shù)市場(chǎng)經(jīng)理酆毅，四川虹視總經(jīng)理郎豐偉，技術(shù)總監(jiān)文東星、產(chǎn)品研發(fā)中心部長(zhǎng)田朝勇等出席了簽字揭牌儀式。　　根據(jù)雙方當(dāng)天簽署的協(xié)議，賽靈思公司計(jì)劃向四川虹視提供技術(shù)培訓(xùn)，以及多套開(kāi)發(fā)工具，如Spartan®-6 消費(fèi)視頻開(kāi)發(fā)套件，Spart
關(guān)鍵字：賽靈思 FPGA

FPGA時(shí)序收斂

FPGA時(shí)序收斂,您編寫(xiě)的代碼是不是雖然在仿真器中表現(xiàn)正常，但是在現(xiàn)場(chǎng)卻斷斷續(xù)續(xù)出錯(cuò)?要不然就是有可能在您使用更高版本的工具鏈進(jìn)行編譯時(shí)，它開(kāi)始出錯(cuò)。您檢查自己的測(cè)試平臺(tái)，并確認(rèn)測(cè)試已經(jīng)做到 100% 的完全覆蓋，而且所有測(cè)試
關(guān)鍵字：收斂時(shí)序 FPGA

MP3數(shù)字播放機(jī)系統(tǒng)的FPGA設(shè)計(jì)

MP3數(shù)字播放機(jī)系統(tǒng)的FPGA設(shè)計(jì),1 引言

MPEG（活動(dòng)影像專業(yè)人員組織）是為數(shù)字音頻確定單一編碼和解碼（壓縮/解壓縮）方法于1988年建立的。1992年，國(guó)際標(biāo)準(zhǔn)組織（ISO）和國(guó)際電工委員會(huì)（IEC）為音頻和視頻編碼建立了MPEG1（ISO/IEC11172）標(biāo)準(zhǔn)
關(guān)鍵字： FPGA 設(shè)計(jì) 系統(tǒng) 播放機(jī) 數(shù)字 MP3

基于 FPGA XC3S1500開(kāi)發(fā)板的太陽(yáng)能自動(dòng)跟蹤系統(tǒng)

基于 FPGA XC3S1500開(kāi)發(fā)板的太陽(yáng)能自動(dòng)跟蹤系統(tǒng),　　本設(shè)計(jì)采用傳統(tǒng)的視日運(yùn)動(dòng)跟蹤法，利用Xilinx公司提供的FPGA開(kāi)發(fā)環(huán)境ISE，設(shè)計(jì)完成了基于XC3S1500開(kāi)發(fā)板的太陽(yáng)能自動(dòng)跟蹤系統(tǒng)，以實(shí)現(xiàn)對(duì)太陽(yáng)的全天候、全自動(dòng)、實(shí)時(shí)精確控制?！　? 視日運(yùn)動(dòng)跟蹤法　　視日運(yùn)動(dòng)跟
關(guān)鍵字：自動(dòng) 跟蹤系統(tǒng) 太陽(yáng)能開(kāi)發(fā) FPGA XC3S1500 基于

基于FPGA的多模無(wú)線基站

基于FPGA的多模無(wú)線基站,FPGA 類高性能可編程邏輯器件，正是多模無(wú)線基站的最佳構(gòu)建平臺(tái)之一。Xilinx率先發(fā)布和量產(chǎn)的65nm平臺(tái)FPGA，則以大量先進(jìn)技術(shù)和全新的設(shè)計(jì)有效增加了系統(tǒng)產(chǎn)品的生命周期并滿足了3G、LTE、IMT-Advanced等移動(dòng)通信標(biāo)準(zhǔn)
關(guān)鍵字：基站無(wú)線多模 FPGA 基于

基于FPGA的雙通道旋轉(zhuǎn)變壓器測(cè)角系統(tǒng)

提出了一種基于FPGA的雙通道旋轉(zhuǎn)變壓器測(cè)角電路設(shè)計(jì)方案，通過(guò)FPGA來(lái)控制AD2S82A、AD2S80A的解碼和同步問(wèn)題。同時(shí)用FPGA對(duì)轉(zhuǎn)換后數(shù)據(jù)進(jìn)行誤差補(bǔ)償和組合，以及二進(jìn)制角度值的轉(zhuǎn)換，提高了整個(gè)系統(tǒng)的集成度和可靠度。整個(gè)電路在Altium Designer 9．O設(shè)計(jì)環(huán)境下設(shè)計(jì)實(shí)現(xiàn)。采用Altera公司的EP2C35F484C6型FPGA芯片進(jìn)行FPGA部分的仿真，實(shí)驗(yàn)和仿真的結(jié)果很好地實(shí)現(xiàn)了該方案的設(shè)計(jì)功能，并滿足高精度、高速度轉(zhuǎn)換的設(shè)計(jì)要求。
關(guān)鍵字： FPGA 雙通道測(cè)角系統(tǒng) 旋轉(zhuǎn)變壓器

基于FPGA的復(fù)數(shù)浮點(diǎn)協(xié)方差矩陣實(shí)現(xiàn)

基于FPGA的協(xié)方差矩陣運(yùn)算的實(shí)現(xiàn)大多采用的是定點(diǎn)計(jì)算方式，在運(yùn)算過(guò)程中，存在數(shù)據(jù)處理動(dòng)態(tài)范圍小，容易溢出，截?cái)嗾`差等問(wèn)題。加之以空間譜估計(jì)為研究背景的協(xié)方差矩陣運(yùn)算，大多得到的是針對(duì)特殊陣列模型的實(shí)對(duì)稱矩陣，不具備通用性。針對(duì)定點(diǎn)運(yùn)算的不足和該運(yùn)算的適用范圍，研究了浮點(diǎn)運(yùn)算和復(fù)數(shù)運(yùn)算的特點(diǎn)，提出了基于復(fù)數(shù)矢量的浮點(diǎn)協(xié)方差運(yùn)算的FPGA實(shí)現(xiàn)方案。在Altera＼stratix＼EP1S20F780C7中的仿真和調(diào)試結(jié)果表明了該方案的有效性。
關(guān)鍵字： FPGA 浮點(diǎn) 協(xié)方差矩陣

基于FPGA的軟件無(wú)線電調(diào)制器設(shè)計(jì)與實(shí)現(xiàn)

針對(duì)數(shù)字基帶信號(hào)的特點(diǎn)和通信系統(tǒng)中對(duì)數(shù)字信號(hào)傳輸?shù)囊?，研究一種基于FPGA的DSP技術(shù)和DDS技術(shù)的軟件無(wú)線電調(diào)制器的設(shè)計(jì)方法。在FPGA平臺(tái)上設(shè)計(jì)具有ASK，F(xiàn)SK，PSK和QAM調(diào)制功能的軟件無(wú)線電調(diào)制器。該系統(tǒng)具有可重復(fù)編程和動(dòng)態(tài)重構(gòu)的優(yōu)點(diǎn)，使系統(tǒng)易于修改和功能升級(jí)，靈活性強(qiáng)。
關(guān)鍵字： FPGA 軟件無(wú)線電制器設(shè)計(jì)

FPGA全局時(shí)鐘資源相關(guān)原語(yǔ)及其使用

FPGA全局時(shí)鐘資源一般使用全銅層工藝實(shí)現(xiàn)，并設(shè)計(jì)了專用時(shí)鐘緩沖與驅(qū)動(dòng)結(jié)構(gòu)，從而使全局時(shí)鐘到達(dá)芯片內(nèi)部的...
關(guān)鍵字： FPGA 全局時(shí)鐘 BUFG

基于FPGA及DDS技術(shù)的USM測(cè)試電源的設(shè)計(jì)

超聲波電機(jī)的運(yùn)轉(zhuǎn)需要一個(gè)兩相相差90°(或可調(diào))的高頻交流信號(hào)源。本方案采用DDS技術(shù)的設(shè)計(jì)思路，用VHDL硬件描述語(yǔ)言對(duì)FPGA器件編程產(chǎn)生了兩相四路高頻信號(hào)。該信號(hào)經(jīng)過(guò)驅(qū)動(dòng)隔離電路施加于H橋逆變器中，在電感的平滑作用下，生成了滿足USM測(cè)試要求的可調(diào)頻、調(diào)相、調(diào)幅的兩相高頻交流信號(hào)源，成功地對(duì)USM45電機(jī)進(jìn)行了驅(qū)動(dòng)測(cè)試。該電路可用于研究超聲波電機(jī)的運(yùn)行狀態(tài)的研究及獲取其最佳工作點(diǎn)參數(shù)。
關(guān)鍵字：測(cè)試電源設(shè)計(jì) USM 技術(shù) FPGA DDS 基于

基于DDS和FPGA技術(shù)的高動(dòng)態(tài)擴(kuò)頻信號(hào)源的研究

提出一種基于DDS和FPGA技術(shù)的高動(dòng)態(tài)擴(kuò)頻仿真信號(hào)源的實(shí)現(xiàn)方案。采用了DDS技術(shù)的芯片AD9854和AD9850,能夠模擬多普勒頻移,實(shí)現(xiàn)高動(dòng)態(tài)環(huán)境仿真。載波中心頻率變化范圍達(dá)到100kHz,變化率1.8kHz/s。
關(guān)鍵字： FPGA DDS 動(dòng)態(tài) 擴(kuò)頻

一種基于FPGA的鎖相環(huán)位同步提取電路設(shè)計(jì)

一般的位同步電路大多采用標(biāo)準(zhǔn)邏輯器件按傳統(tǒng)數(shù)字系統(tǒng)設(shè)計(jì)方法構(gòu)成，具有功耗大，可靠性低的缺點(diǎn)。用FPGA設(shè)計(jì)電路具有很高的靈活性和可靠性，可以提高集成度和設(shè)計(jì)速度，增強(qiáng)系統(tǒng)的整體性能。本文給出了一種基于fpga的數(shù)字鎖相環(huán)位同步提取電路。
關(guān)鍵字： FPGA 鎖相環(huán) 電路設(shè)計(jì) 位同步

基于FPGA的數(shù)字脈沖壓縮系統(tǒng)實(shí)現(xiàn)

針對(duì)采用線性調(diào)頻信號(hào)的寬帶雷達(dá)系統(tǒng)，完成單通道高速數(shù)據(jù)采集和數(shù)字脈沖壓縮系統(tǒng)的工程實(shí)現(xiàn)。系統(tǒng)使用ADS5500完成14位、60 MSPS的數(shù)據(jù)采集，使用FPGA實(shí)現(xiàn)1 024點(diǎn)的數(shù)字脈沖壓縮。脈沖壓縮模塊采用快速傅里葉變換IP核進(jìn)行設(shè)計(jì)，可以在脈沖壓縮的不同階段對(duì)其進(jìn)行復(fù)用，分別完成FFT和IFFT運(yùn)算，從而使硬件規(guī)模大大減少。系統(tǒng)采用塊浮點(diǎn)數(shù)據(jù)格式以提高動(dòng)態(tài)范圍，同時(shí)減小截?cái)?或舍入)誤差對(duì)輸出信噪比的影響。
關(guān)鍵字： FPGA 數(shù)字脈沖壓縮系統(tǒng)

中型組機(jī)器人運(yùn)動(dòng)控制系統(tǒng)的FPGA設(shè)計(jì)

以RoboCup中型組足球機(jī)器人為實(shí)驗(yàn)平臺(tái)，提出一種基于FPGA的全方位移動(dòng)足球機(jī)器人運(yùn)動(dòng)控制系統(tǒng)的實(shí)現(xiàn)方法。首先分析和研究三輪全方位移動(dòng)機(jī)器人的運(yùn)動(dòng)學(xué)特性，建立其運(yùn)動(dòng)控制模型，然后以FPGA為主要處理器，設(shè)計(jì)了PID速度閉環(huán)控制算法，實(shí)現(xiàn)了對(duì)機(jī)器人的精確控制。實(shí)驗(yàn)發(fā)現(xiàn)，該設(shè)計(jì)方法具有很好的實(shí)時(shí)性，能夠?qū)θ轿灰苿?dòng)機(jī)器人進(jìn)行快速、準(zhǔn)確的控制。
關(guān)鍵字： FPGA 設(shè)計(jì) 控制系統(tǒng) 運(yùn)動(dòng) 機(jī)器人中型

FPGA在PCI Express總線接口中的應(yīng)用

隨著高速數(shù)據(jù)采集設(shè)備傳輸帶寬的日益提高，開(kāi)發(fā)者需要采用新的計(jì)算機(jī)總線進(jìn)行數(shù)據(jù)傳輸。這里敘述了使用EP2SGX90系列FPGA完成PCI-Express協(xié)議轉(zhuǎn)換，多種DMA工作方式及相關(guān)寄存器的作用。以鏈?zhǔn)紻MA傳輸方式為例，詳細(xì)介紹該傳輸方式下的寄存器設(shè)置及在驅(qū)動(dòng)程序中的實(shí)現(xiàn)范例。實(shí)驗(yàn)表明，用FPGA實(shí)現(xiàn)協(xié)議轉(zhuǎn)換，總線持續(xù)傳輸速率最高可以達(dá)到1．2 Gb／s，滿足大多數(shù)高速數(shù)據(jù)采集設(shè)備的要求。在此摒棄了采用專用總線接口芯片的傳統(tǒng)方法，將開(kāi)發(fā)者的邏輯設(shè)計(jì)和總線協(xié)議轉(zhuǎn)換放到同一個(gè)FPGA芯片中，不但節(jié)省了硬件
關(guān)鍵字： Express FPGA PCI 總線接口