首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> fpga-ask

基于FPGA 的二維提升小波變換IP核設(shè)計(jì)

  • 提出了一種高效并行的二維離散提升小波(DWT)變換結(jié)構(gòu)，該結(jié)構(gòu)只需要7 行數(shù)據(jù)緩存，即可實(shí)現(xiàn)行和列方向同時(shí)進(jìn)行濾波變換。
  • 關(guān)鍵字： 小波變換  數(shù)據(jù)緩存  FPGA  IP核  

基于FPGA控制的IDE磁盤(pán)陣列設(shè)計(jì)

  • 設(shè)計(jì)了一種基于FPGA控制的高速數(shù)據(jù)存儲(chǔ)系統(tǒng)。該系統(tǒng)采用FPGA實(shí)現(xiàn)了對(duì)四個(gè)符合ATA-6規(guī)范的、RAID 0配置的IDE磁盤(pán)陣列的管理，并配合四個(gè)SDRAM實(shí)現(xiàn)對(duì)數(shù)據(jù)的高速穩(wěn)定存儲(chǔ)。該磁盤(pán)陣列同時(shí)掛四個(gè)IDE硬盤(pán)，平均數(shù)據(jù)流達(dá)到200MB/s，峰值傳輸速率達(dá)到800MB/s，也可以擴(kuò)展更多硬盤(pán)，構(gòu)成大容量的磁盤(pán)陣列。
  • 關(guān)鍵字： 高速數(shù)據(jù)存儲(chǔ)  IDE磁盤(pán)陣列  FPGA  

軟件無(wú)線電數(shù)字下變頻技術(shù)研究及FPGA實(shí)現(xiàn)

  • 在數(shù)字下變頻系統(tǒng)實(shí)現(xiàn)方案中，輸入的模擬中頻信號(hào)經(jīng)過(guò)高速A/D采樣數(shù)字化后與數(shù)控振蕩器NCO(Numerically Controlled Osillator)產(chǎn)生的正交本振信號(hào)混頻，然后再由抽取濾波模塊進(jìn)行處理，以輸出低速的低頻或基帶信號(hào)。本文以軟件無(wú)線電數(shù)字下變頻技術(shù)為研究對(duì)象，參考GSM系統(tǒng)建立數(shù)字下變頻系統(tǒng)。
  • 關(guān)鍵字： 數(shù)字變頻  軟件無(wú)線電  FPGA  

10Gbps線速轉(zhuǎn)發(fā)引擎的并行流水線設(shè)計(jì)與實(shí)現(xiàn)

  • 設(shè)計(jì)了一種基于FPGA平臺(tái)的并行處理流水線結(jié)構(gòu)，配合高速查表，可支持10Gbps接口的報(bào)文轉(zhuǎn)發(fā)。該設(shè)計(jì)已應(yīng)用在國(guó)家863計(jì)劃重大課題“可擴(kuò)展到T比特的高性能IPv4/v6路由器基礎(chǔ)平臺(tái)及實(shí)驗(yàn)系統(tǒng)”中,并通過(guò)測(cè)試。
  • 關(guān)鍵字： 并行流水線  高速查表  FPGA  

基于FPGA的雙路可移相任意波形發(fā)生器

  • 本文論述了利用用FPGA來(lái)開(kāi)發(fā)DDS函數(shù)發(fā)生器的總體設(shè)計(jì)思路，詳細(xì)討論了任意波形產(chǎn)生、頻率精確調(diào)整、雙路移相輸出、PWM調(diào)制波產(chǎn)生、D/A轉(zhuǎn)換與濾波電路、鍵盤(pán)與顯示等諸方面軟硬件實(shí)現(xiàn)方法。 整個(gè)設(shè)計(jì)
  • 關(guān)鍵字： DDS  任意波形發(fā)生器  FPGA  

基于FPGA的全數(shù)字交流伺服系統(tǒng)信號(hào)處理

  • 在交流伺服驅(qū)動(dòng)系統(tǒng)概念的基礎(chǔ)上，提出了基于ACTEL現(xiàn)場(chǎng)可編程邏輯器件APA300的光電編碼器與光柵尺信號(hào)處理電路設(shè)計(jì)原理，該電路由4倍頻細(xì)分、辨向電路、計(jì)數(shù)電路組成，信號(hào)處理模塊通過(guò)VHDL語(yǔ)言實(shí)現(xiàn)。
  • 關(guān)鍵字： 交流伺服系統(tǒng)  VHDL  FPGA  光柵尺信號(hào)處理  

主飛行儀表圖形加速顯示系統(tǒng)的FPGA設(shè)計(jì)

  • 針對(duì)主飛行顯示儀對(duì)圖形處理和顯示的苛刻要求，采用基于儀器總線和擴(kuò)展總線的高速陣列信號(hào)處理板的設(shè)計(jì)模式，提出了一種基于硬件加速的PFD圖形顯示設(shè)計(jì)方法。該方法實(shí)現(xiàn)了圖形分層雙緩存交替切換、圖形填充、圖形合成和多通道DMA像素引擎，提高了PFD圖形生成和顯示的實(shí)時(shí)性和可靠性。實(shí)踐證明，該設(shè)計(jì)顯著解決了PFD圖形顯示系統(tǒng)中的速度瓶頸。
  • 關(guān)鍵字： 圖形處理  圖形合成  FPGA  

一種并行存儲(chǔ)器系統(tǒng)的FPGA實(shí)現(xiàn)

  • 圍繞小衛(wèi)星體積小、重量輕和價(jià)格低廉的特點(diǎn)，一個(gè)多CPU共享內(nèi)存的系統(tǒng)（CPU仍然采用有相應(yīng)宇航級(jí)器件的8086）將是比較合適的選擇。同時(shí)為了提高共享內(nèi)存的數(shù)據(jù)通信帶寬，使其不成為整個(gè)系統(tǒng)的瓶頸，本文提出了一個(gè)用ASIC設(shè)計(jì)一個(gè)共享總線開(kāi)關(guān)網(wǎng)絡(luò)（簡(jiǎn)稱SBSN，下同），組合成Omega網(wǎng)絡(luò)的方案，以消除對(duì)某一組內(nèi)存的總線競(jìng)爭(zhēng)，實(shí)現(xiàn)多CPU對(duì)共享分組存儲(chǔ)系統(tǒng)的低位交叉并行訪問(wèn)。
  • 關(guān)鍵字： 并行存儲(chǔ)器  多CPU共享內(nèi)存  FPGA  

一個(gè)進(jìn)位保留加法陣列的HDL代碼生成器

  • 多加數(shù)的加法器是FPGA的一個(gè)比較常見(jiàn)的應(yīng)用。仿真對(duì)比了其三種實(shí)現(xiàn)方案的性能和所消耗資源，得出進(jìn)位保留加法陣列是首選方案。針對(duì)進(jìn)位保留加法陣列實(shí)現(xiàn)的復(fù)雜性給出了一個(gè)加法陣列的HDL代碼生成器，極大地簡(jiǎn)化了加法陣列的設(shè)計(jì)工作。
  • 關(guān)鍵字： HDL代碼生成器  加法器  FPGA  

基于FPGA的IDE硬盤(pán)數(shù)據(jù)AES加解密研究與實(shí)現(xiàn)

  • 提出了基于FPGA對(duì)IDE硬盤(pán)數(shù)據(jù)進(jìn)行AES加解密的方法。對(duì)算法進(jìn)行了改進(jìn)和優(yōu)化，以降低加解密過(guò)程對(duì)IDE硬盤(pán)數(shù)據(jù)傳輸速度的影響。
  • 關(guān)鍵字： AES加解密  IDE  FPGA  

面積優(yōu)先的分組密碼算法SMS4 IP核設(shè)計(jì)

  • 對(duì)新分組密碼算法SMS4進(jìn)行了FPGA實(shí)現(xiàn)。所設(shè)計(jì)的SMS4算法的IP核主要包括具有加解密功能的非流水線式數(shù)據(jù)通路和實(shí)時(shí)產(chǎn)生子密鑰的密鑰擴(kuò)展模塊，并且支持電子密碼本(ECB)和分組鏈接(CBC)兩種工作模式。提出了一種不含密鑰初始化的運(yùn)行模式，使解密吞吐率提高近一倍。
  • 關(guān)鍵字： 分組密碼  IP核  FPGA  

基于FPGA的全數(shù)字鎖相環(huán)路的設(shè)計(jì)

  • 介紹了應(yīng)用VHDL技術(shù)設(shè)計(jì)嵌入式全數(shù)字鎖相環(huán)路的方法。詳細(xì)敘述了其工作原理和設(shè)計(jì)思想，并用可編程邏輯器件FPGA予以實(shí)現(xiàn)。
  • 關(guān)鍵字： VHDL  數(shù)字鎖相環(huán)  FPGA  

基于FPGA和TMS320DM642的CCD圖像采集和處理系統(tǒng)硬件設(shè)計(jì)

  • 為能高速、有效、實(shí)時(shí)采集CCD視頻圖像，提出了一種實(shí)時(shí)視頻圖像采集和處理系統(tǒng)設(shè)計(jì)方案。重點(diǎn)介紹其硬件設(shè)計(jì)原理、關(guān)鍵電路的設(shè)計(jì)，其主要功能是從CCD攝像頭輸出的模擬視頻信號(hào)中提取實(shí)時(shí)圖像，數(shù)字化后送入處理器作后期圖像處理和分析。
  • 關(guān)鍵字： CCD視頻  DM642  FPGA  圖像采集  

利用FPGA技術(shù)實(shí)現(xiàn)數(shù)字通信中的交織器和解交織器

  • 介紹用FPGA實(shí)現(xiàn)數(shù)字通信中的交、解交織器的一種比較通用的方案，詳細(xì)說(shuō)明了設(shè)計(jì)中的一些問(wèn)題及解決辦法。還介紹了一種實(shí)現(xiàn)FPGA中信號(hào)延時(shí)的方法。
  • 關(guān)鍵字： 數(shù)字通信  交織器  FPGA  信號(hào)延時(shí)  

基于FPGA的小型星載非制冷紅外成像系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

  • 根據(jù)內(nèi)編隊(duì)重力場(chǎng)衛(wèi)星紅外成像工作環(huán)境的溫度要求，選取了非制冷長(zhǎng)波紅外焦平面陣列探測(cè)器——UL 03 16 2，并在此基礎(chǔ)上進(jìn)行了系統(tǒng)的軟硬件設(shè)計(jì)。
  • 關(guān)鍵字： 非制冷紅外成像  MircoBlaze  FPGA  
共6376條 80/426 |‹ « 78 79 80 81 82 83 84 85 86 87 » ›|

fpga-ask介紹

您好，目前還沒(méi)有人創(chuàng)建詞條fpga-ask!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga-ask的理解，并與今后在此搜索fpga-ask的朋友們分享。    創(chuàng)建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473