首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> fpga-nios

設(shè)計(jì)成本低、可重復(fù)使用的配電架構(gòu)

  • 　　最近，航天子系統(tǒng)采用的先進(jìn)半導(dǎo)體最底限是需有多個(gè)低電壓、具高電流軌條件，例如核心電壓小于1伏特(V)/30安培(A)的現(xiàn)場(chǎng)可編程門陣列(FPGA)。此外，各個(gè)負(fù)載也須具有獨(dú)特的排序、暫瞬、線路與負(fù)載調(diào)節(jié)的要求，這樣會(huì)讓配電網(wǎng)絡(luò)的設(shè)計(jì)變得更復(fù)雜。 　　目前航天總線提供28和100伏特不穩(wěn)定的電源軌，可用于為最新的航天級(jí)半導(dǎo)體生成隔離的、有效率的穩(wěn)壓電源。為滿足未來航天子系統(tǒng)的需求，開發(fā)一個(gè)低成本、可擴(kuò)展的配電架構(gòu)，且可重復(fù)的設(shè)計(jì)是尋求從28或100伏特兩種輸入中，可有效地生成多個(gè)較小的電軌，并同時(shí)限制
  • 關(guān)鍵字： FPGA  PCB  

FPGA實(shí)戰(zhàn)演練邏輯篇：FPGA與CPLD

  • 　　盡管很多人聽說過FPGA和CPLD，但是關(guān)于FPGA與CPLD之間的區(qū)別，了解的人可能不是很多。雖然FPGA與CPLD都是“可反復(fù)編程的邏輯器件”，但是在技術(shù)上卻有一些差異。簡(jiǎn)單地說，F(xiàn)PGA就是將CPLD的電路規(guī)模、功能、性能等方面強(qiáng)化之后的產(chǎn)物。(特權(quán)同學(xué)版權(quán)所有) 　　一般而言， FPGA與CPLD之間的區(qū)別如表1.1所示。(特權(quán)同學(xué)版權(quán)所有) 　　表1.1 FPGA和CPLD的比較 　　 ? 　　總而言之，F(xiàn)PGA和CPLD最大的區(qū)別是他們的存儲(chǔ)
  • 關(guān)鍵字： FPGA  CPLD  

基于FPGA與PCI總線的并行計(jì)算平臺(tái)設(shè)計(jì)實(shí)現(xiàn)

  • 　　當(dāng)前對(duì)于各種加密算法。除了有針對(duì)性的破解算法，最基本的思想就是窮舉密鑰進(jìn)行匹配，通常稱為暴力破解算法。由于暴力破解算法包含密鑰個(gè)數(shù)較多，遍歷的時(shí)間超過實(shí)際可接受的范圍。如果計(jì)算速度提高到足夠快。這種遍歷的算法因結(jié)構(gòu)設(shè)計(jì)簡(jiǎn)便而具有實(shí)際應(yīng)用的前景。 　　PCI總線(外設(shè)互聯(lián)總線)與傳統(tǒng)的總線標(biāo)準(zhǔn)——ISA總線(工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線)相比，具有更高的傳輸率(132MBps)、支持32位處理器及DMA和即插即用等優(yōu)點(diǎn)，用于取代ISA總線而成為目前臺(tái)式計(jì)算機(jī)的事實(shí)I/O總線標(biāo)準(zhǔn)，在普通PC
  • 關(guān)鍵字： FPGA  PCI  

基于千兆網(wǎng)的FPGA多通道數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

  • 　　FPGA豐富的邏輯資源、充沛的I/O引腳以及較低的功耗，被廣泛應(yīng)用于嵌入式系統(tǒng)和高速數(shù)據(jù)通信領(lǐng)域?，F(xiàn)如今，各大FPGA生產(chǎn)廠商為方便用戶的設(shè)計(jì)和使用，提供了較多的、可利用的IP核資源，極大地減少了產(chǎn)品的開發(fā)周期和開發(fā)難度，從而使用戶得以更專注地構(gòu)思各種各樣創(chuàng)意且實(shí)用的功能，而不是把大量時(shí)間浪費(fèi)在產(chǎn)品的調(diào)試和驗(yàn)證中。 　　千兆以太網(wǎng)技術(shù)在工程上的應(yīng)用是當(dāng)前的研究熱點(diǎn)之一。相比于其他RS-232或RS-485等串口通信，千兆以太網(wǎng)更加普及和通用，可以直接與Internet上的其他終端相連;相比于百兆網(wǎng)絡(luò)
  • 關(guān)鍵字： FPGA  DDR2  

為什么硬件設(shè)計(jì)容易軟件難？

  • 因?yàn)橛布辛烁嗟哪K，及其解決方案，給人一種假象：硬件設(shè)計(jì)好像很簡(jiǎn)單的一樣，實(shí)際呢，硬件設(shè)計(jì)才真正是考驗(yàn)功底的。
  • 關(guān)鍵字： 硬件設(shè)計(jì)  FPGA  

采用基于Altera FPGA的存儲(chǔ)參考設(shè)計(jì)，NAND閃存使用壽命加倍

  • 　　Altera公司開發(fā)了基于其Arria® 10 SoC的存儲(chǔ)參考設(shè)計(jì)，與目前的NAND閃存相比，NAND閃存的使用壽命將加倍，程序擦除周期數(shù)增加了7倍。參考設(shè)計(jì)在經(jīng)過優(yōu)化的高性價(jià)比單片解決方案中包括了一片Arria 10 SoC和集成雙核ARM® Cortex®A9處理器，同時(shí)采用了Mobiveil的固態(tài)硬盤(SSD)控制器，以及NVMdurance的NAND優(yōu)化軟件。這一參考設(shè)計(jì)提高了NAND應(yīng)用的性能和靈活性，同時(shí)延長(zhǎng)了數(shù)據(jù)中心設(shè)備的使用壽命，從而降低了NAND陣列的成本。
  • 關(guān)鍵字： Altera  FPGA  

小梅哥和你一起深入學(xué)習(xí)FPGA之mif文件的制作

  • 　　本文檔主要講解實(shí)現(xiàn)一個(gè)1024點(diǎn)的16位正弦波數(shù)據(jù)的生成，并將該數(shù)據(jù)制作成quartus II使用的mif文件，使用此文件，我們便可以使用FPGA，基于直接數(shù)字合成(DDS)原理生成標(biāo)準(zhǔn)的正弦波，即實(shí)現(xiàn)信號(hào)發(fā)生器的功能。小梅哥的DDS實(shí)驗(yàn)已經(jīng)做完，目前還沒有進(jìn)行文檔的編寫。朋友今天邀請(qǐng)我為他制作一個(gè)1024點(diǎn)的16位的正弦波mif文件，實(shí)現(xiàn)之后，發(fā)現(xiàn)過程中涉及到MATLAB軟件、Excel軟件、Quartus II軟件的使用，每個(gè)過程簡(jiǎn)單，但是步驟較多，因此在這里以文檔的方式記錄下來，分享給需要的朋友
  • 關(guān)鍵字： FPGA  mif  

FPGA實(shí)現(xiàn)的數(shù)字密碼鎖

  • 　　本文介紹了一種以FPGA為基礎(chǔ)的數(shù)字密碼鎖。采用自頂向下的數(shù)字系統(tǒng)設(shè)計(jì)方法，將數(shù)字密碼鎖系統(tǒng)分解為若干子系統(tǒng)，并且進(jìn)一步細(xì)劃為若干模塊，然后用硬件描述語言VHDL來設(shè)計(jì)這些模塊，同時(shí)進(jìn)行硬件測(cè)試。測(cè)試結(jié)果表明該數(shù)字密碼鎖能夠校驗(yàn)10位十進(jìn)制數(shù)字密碼，且可以預(yù)置密碼，設(shè)有斷電保護(hù)裝置，解碼有效指示等相應(yīng)功能。 　　1功能概述 　　(1)密碼鎖的工作時(shí)鐘由外部晶振提供，時(shí)鐘頻率為50MHz，運(yùn)算速度高，工作性能穩(wěn)定。 　　(2)密碼的設(shè)置和輸入由外接鍵盤完成，控制電路的安全系數(shù)高，操作方便; 　　
  • 關(guān)鍵字： FPGA  數(shù)字密碼鎖  

Altera宣布Stratix 10的創(chuàng)新：FPGA和SoC性能翻番、功耗降低70%

  • 　　即將于2015年秋天提供Stratix 10 FPGA和SoC工程樣片的Altera公司，近日發(fā)布其Stratix 10 FPGA和SoC體系結(jié)構(gòu)和產(chǎn)品細(xì)節(jié)，在性能、集成度、密度和安全特性方面實(shí)現(xiàn)了突破。　　Stratix 10 FPGA和SoC采用了Altera革命性的HyperFlex FPGA架構(gòu)，由Intel 14nm三柵極工藝技術(shù)制造，內(nèi)核性能是前一代FPGA的2倍。性能好、密度高、具有先進(jìn)的嵌入式處理功能的FPGA與GPU類浮點(diǎn)計(jì)算性能和異構(gòu)3D SiP集成特性相結(jié)合，支持Altera客戶
  • 關(guān)鍵字： Stratix 10 FPGA  SoC工程樣片  Altera  201507  

Altera全球業(yè)務(wù)開發(fā)總監(jiān)：數(shù)字電源躍居FPGA SoC設(shè)計(jì)新寵

  • 　　20/14奈米現(xiàn)場(chǎng)可編程閘陣列(FPGA)將加速改搭數(shù)位電源。FPGA邁向20/14奈米先進(jìn)制程，導(dǎo)致電路復(fù)雜度和電源供應(yīng)需求激增，相關(guān)晶片商已開始導(dǎo)入高整合、可編程，且支援大電流的數(shù)位電源解決方案，從而提升FPGA核心電源軌的供電效能，同時(shí)改善系統(tǒng)整體功耗、占位空間和散熱機(jī)制，以滿足系統(tǒng)業(yè)者日益嚴(yán)格的節(jié)能設(shè)計(jì)要求。 　　Altera全球業(yè)務(wù)開發(fā)總監(jiān)Patrick Wadden強(qiáng)調(diào)，資料中心業(yè)者將更加注重伺服器核心處理器功耗。 　　Altera全球業(yè)務(wù)開發(fā)總監(jiān)Patrick Wadden表示，基地
  • 關(guān)鍵字： Altera  FPGA   

FPGA實(shí)戰(zhàn)演練邏輯篇：FPGA與ASIC

  • 　　拋開FPGA不提，大家一定都很熟悉ASIC。所謂ASIC，即專用集成電路(Application Specific Integrated Circuit)的簡(jiǎn)稱，電子產(chǎn)品中，它無所不在，還真是比FPGA普及得多得多。但是ASIC的功能相對(duì)固定，它是為了專一功能而生，希望對(duì)它進(jìn)行任何的功能和性能的改善往往是無濟(jì)于事的。打個(gè)淺顯的比喻，如圖1.2所示，如果說ASIC是布滿鉛字的印刷品，那么FPGA就是可以自由發(fā)揮的白紙一張。(特權(quán)同學(xué)版權(quán)所有) 　　 ? 　　圖1.2 ASIC和FPG
  • 關(guān)鍵字： FPGA  ASIC  

FPGA實(shí)戰(zhàn)演練邏輯篇：FPGA是什么

  • 　　在電子產(chǎn)品開發(fā)的各種關(guān)鍵器件中，F(xiàn)PGA已經(jīng)受到了越來越多的關(guān)注。如果哪怕只是作為電子設(shè)計(jì)鏈中某個(gè)“小羅嘍”角色的你，對(duì)FPGA還聞所未聞，只能說明你OUT了。相信閱讀此書的大多數(shù)讀者，您可能聽說過FPGA，但不是很了解;或者您已經(jīng)知道FPGA的存在，但不太清楚近期的動(dòng)向，或許您打算在不久的將來對(duì)FPGA進(jìn)行初步的嘗試。不管怎樣，只要您對(duì)FPGA感興趣，那么就讓我們一起踏出通往FPGA世界的第一步吧!(特權(quán)同學(xué)版權(quán)所有) 　　簡(jiǎn)單來說，F(xiàn)PGA就是“可反復(fù)編程的邏
  • 關(guān)鍵字： FPGA  

基于I2C總線圖像傳感器配置的FPGA實(shí)現(xiàn)

  • 　　基于FPGA的嵌入式圖像檢測(cè)系統(tǒng)因其快速的處理能力和靈活的編程設(shè)計(jì)使得它在工業(yè)現(xiàn)場(chǎng)的應(yīng)用非常廣泛，通常這些系統(tǒng)都是通過采集圖像數(shù)據(jù)流并對(duì)它實(shí)時(shí)處理得到所需的特征信息。圖像數(shù)據(jù)的獲取是整個(gè)系統(tǒng)的第一步，作為整個(gè)系統(tǒng)的最前端，它決定了原始數(shù)據(jù)的質(zhì)量，是整個(gè)系統(tǒng)成功的關(guān)鍵。CMOS圖像傳感器采用CMOS工藝，可以將圖像采集單元和信號(hào)處理單元集成到同一塊芯片上，因而在集成度、功耗、成本上具有很大優(yōu)勢(shì)，這使得它在嵌入式圖像處理領(lǐng)域的運(yùn)用越來越多。CMOS圖像傳感器芯片大都把I2C總線的一個(gè)子集作為控制接口，用戶
  • 關(guān)鍵字： I2C  FPGA  

美高森美和Sibridge Technologies共同開發(fā)用于SmartFusion2和IGLOO2 FPGA器件的高速協(xié)議IP產(chǎn)品組合

  • 　　致力于在電源、安全、可靠和性能方面提供差異化半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation) 和擁有ASIC/SoC設(shè)計(jì)、驗(yàn)證和嵌入式解決方案專有技術(shù)的領(lǐng)先設(shè)計(jì)和驗(yàn)證IP供應(yīng)商Sibridge Technologies宣布推出一系列瞄準(zhǔn)美高森美SmartFusion®2 SoC FPGA和 IGLOO®2 FPGA器件的高速IP內(nèi)核。 　　通過增添了Sibridge Technologies成為認(rèn)可的CompanionCore供應(yīng)商，這項(xiàng)舉措擴(kuò)展了
  • 關(guān)鍵字： 美高森美  FPGA  

CPU遇摩爾定律瓶頸　FPGA混合元件或成解決方案

  • 　　各科技大廠莫不希望能以更少的成本、在更小的空間里嵌入更多運(yùn)算電晶體，有廠商開始轉(zhuǎn)向開發(fā)現(xiàn)場(chǎng)可編程閘陣列(Field Programmable Gate Array;FPGA)平行架構(gòu)，整合FPGA與處理器優(yōu)勢(shì)打造低功耗、高效能的Saturn 1伺服器，也打造出更易于作業(yè)的Carte開發(fā)環(huán)境，可望推動(dòng)未來市場(chǎng)主流應(yīng)用。 　　根據(jù)The Platform報(bào)導(dǎo)分析，近年處理器研發(fā)遇上摩爾定律(Moore's Law)瓶頸，廠商們想破頭提升產(chǎn)品應(yīng)用效能，業(yè)界與高效能運(yùn)算市場(chǎng)也開始熱烈討論FPGA架構(gòu)應(yīng)用。業(yè)
  • 關(guān)鍵字： FPGA  CPU  
共6484條 121/433 |‹ « 119 120 121 122 123 124 125 126 127 128 » ›|

fpga-nios介紹

您好，目前還沒有人創(chuàng)建詞條fpga-nios!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga-nios的理解，并與今后在此搜索fpga-nios的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473