fpga-nios 文章進(jìn)入fpga-nios技術(shù)社區(qū)

基于FPGA的高精度頻率線性F/V轉(zhuǎn)換系統(tǒng)設(shè)計(jì)

　　摘要設(shè)計(jì)了一種線性F/V轉(zhuǎn)換系統(tǒng)。傳感器輸出的脈沖頻率信號(hào)經(jīng)信號(hào)調(diào)理電路調(diào)理后輸入FPGA，F(xiàn)PGA測(cè)量脈沖信號(hào)的頻率，根據(jù)系統(tǒng)精度要求，需設(shè)計(jì)Q格式定點(diǎn)運(yùn)算，測(cè)得的頻率經(jīng)FPGA定點(diǎn)運(yùn)算后得到與頻率大小成線性關(guān)系的D/A轉(zhuǎn)換的數(shù)字量，控制串行DAC7551輸出相應(yīng)的電壓值。實(shí)驗(yàn)結(jié)果表明，系統(tǒng)的轉(zhuǎn)換精度優(yōu)于0.1%，改變系統(tǒng)的設(shè)計(jì)參數(shù)可實(shí)現(xiàn)更高精度的頻率信號(hào)到電壓信號(hào)的轉(zhuǎn)換。　　關(guān)鍵詞 F/V轉(zhuǎn)換;精度;FPGA;Q8定點(diǎn)運(yùn)算;DAC7551 　　脈沖型流量傳感器是流量?jī)x表中一類主要的流量傳感
關(guān)鍵字： F/V轉(zhuǎn)換 FPGA Q8定點(diǎn)運(yùn)算 DAC7551

一種基于FPGA的實(shí)時(shí)視頻圖像處理算法

　　摘要為有效提高視頻監(jiān)控應(yīng)用領(lǐng)域中多屏幕畫面顯示的清晰度、分辨度等問題，提出了一種基于FPGA的實(shí)時(shí)視頻圖像處理算法。文中介紹了系統(tǒng)的整體結(jié)構(gòu)，然后針對(duì)FPGA模塊介紹了視頻圖像的緩存及圖像分割，并針對(duì)視頻的輸出顯示要求，重點(diǎn)介紹了基于雙線性插值算法的實(shí)現(xiàn)。ModelSim的仿真結(jié)果表明，該算法符合多屏幕顯示系統(tǒng)的要求。　　關(guān)鍵詞視頻監(jiān)控;視頻圖像處理;雙線性插值;FPGA;多屏幕　　隨著網(wǎng)絡(luò)信息化的發(fā)展，顯示設(shè)備作為獲取信息的直接手段，有著不可或缺的作用。為滿足用戶對(duì)更大屏幕的觀看需要以及
關(guān)鍵字：視頻監(jiān)控雙線性插值 FPGA 多屏幕

基于眼動(dòng)生理特征的視覺隨動(dòng)系統(tǒng)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：視覺隨動(dòng)系統(tǒng) 視頻眼鏡 FPGA 視頻解碼視頻編碼

硬核浮點(diǎn)DSP的FPGA或取代高性能計(jì)算GPGPU

Altera公司推出業(yè)界首款浮點(diǎn)FPGA，在高性能計(jì)算方面具有突出優(yōu)勢(shì)。它與GPGPU都可以使用OpenCL進(jìn)行設(shè)計(jì)，但在算法實(shí)現(xiàn)上有很大的不同。
關(guān)鍵字： DSP FPGA

電子工程師最關(guān)心的15個(gè)問題

　　中國有多少工作很多年的電子工程師;中國每年有多少電子新手需要開始全新的技術(shù)生涯;他們有什么困惑需要去解開;他們最關(guān)心的問題是什么?他們對(duì)未來的期待是什么? 　　中國缺少什么樣的電子工程師?中國缺少滿嘴胡須的電子工程師;中國缺少坐輪椅的電子工程師;中國缺少在一個(gè)行業(yè)專注幾十年的資深電子技術(shù)專家;中國缺少知識(shí)全面，做事精密細(xì)致的電子系統(tǒng)架構(gòu)師。　　2009年一次參加公司的skip meeting，臺(tái)上演講者給我們說，“我1975年就開始在這個(gè)公司工作了，恐怕在座的很多人那時(shí)還沒有出生吧?
關(guān)鍵字：電子工程師 FPGA Linux

基于FPGA的便攜式邏輯分析儀設(shè)計(jì)

　　摘要介紹一種16通道便攜式邏輯分析儀，通過FPGA將高速數(shù)據(jù)采樣并緩存，采用USB控制芯片和FPCA協(xié)同控制將數(shù)據(jù)通過USB接口發(fā)送到電腦的上位機(jī)上顯示，簡(jiǎn)化了以往邏輯分析儀硬件電路部分，降低了邏輯分析儀的成本且便于攜帶。重點(diǎn)闡述硬件電路部分的設(shè)計(jì)。　　關(guān)鍵詞邏輯分析儀;USB接口;FPGA;FIFO傳輸　　邏輯分析儀是數(shù)字設(shè)計(jì)驗(yàn)證與調(diào)試過程中應(yīng)用廣泛的工具，其能夠檢驗(yàn)數(shù)字電路是否正常工作，并幫助用戶查找并排除故障。每次可捕獲并顯示多個(gè)信號(hào)，分析這些信號(hào)的時(shí)間關(guān)系和邏輯關(guān)系。根據(jù)硬件設(shè)備設(shè)
關(guān)鍵字：邏輯分析儀 USB接口 FPGA FIFO傳輸

嵌入式MCU硬件設(shè)計(jì)概述

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： MCU 嵌入式 FPGA

基于LVDS的高速圖像數(shù)據(jù)存儲(chǔ)器的設(shè)計(jì)與實(shí)現(xiàn)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： LVDS FPGA Flash

Altera交付14.0版Quartus II軟件，其編譯時(shí)間業(yè)界最快

　　Altera公司(Nasdaq: ALTR)今天發(fā)布Quartus® II軟件14.0版——FPGA業(yè)界性能和效能首屈一指的軟件。Altera的這一最新版軟件編譯時(shí)間比競(jìng)爭(zhēng)設(shè)計(jì)工具套裝平均快出2倍，保持了FPGA和SoC設(shè)計(jì)的軟件領(lǐng)先優(yōu)勢(shì)。　　Quartus II軟件14.0版支持用戶更高效的迅速實(shí)現(xiàn)FPGA和SoC設(shè)計(jì)。最新版包括新的快速重新編譯特性，對(duì)設(shè)計(jì)進(jìn)行小改動(dòng)后，編譯時(shí)間縮短了4倍;以及同類最佳的PCI Express (PCIe) IP解決方案，性能達(dá)到
關(guān)鍵字： Altera Quartus II FPGA SoC

一種通用的FPGA網(wǎng)絡(luò)下載器硬件設(shè)計(jì)

　　摘要網(wǎng)絡(luò)下載器作為航天計(jì)算機(jī)地面檢測(cè)系統(tǒng)的重要組成部分，發(fā)揮著重要的作用。文中主要介紹了網(wǎng)絡(luò)下栽器的總體設(shè)計(jì)思路，給出了硬件模塊的設(shè)計(jì)原理圖。并在PCB設(shè)計(jì)中，對(duì)于LVDS接口、高速總線以及疊層的設(shè)計(jì)中給出了應(yīng)用參考，保證了系統(tǒng)硬件的可靠性，且在實(shí)際應(yīng)用中取得了穩(wěn)定的性能表現(xiàn)。　　關(guān)鍵詞 LVDS;通用下載器;FPGA 　　隨著航天技術(shù)的發(fā)展，地面檢測(cè)設(shè)備作為大系統(tǒng)的重要組成部分，發(fā)揮著重要作用。通用下載器作為測(cè)試指令和測(cè)試數(shù)據(jù)上傳下發(fā)的重要通道，其可靠性和穩(wěn)定性備受關(guān)注，本文介紹了通用下載器
關(guān)鍵字： LVDS 通用下載器 FPGA

采用MEMS麥克風(fēng)實(shí)現(xiàn)復(fù)雜環(huán)境下對(duì)特定語音的提取與放大

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： MEMS麥克風(fēng) 語音提取 ADMP421 FPGA

分布式網(wǎng)絡(luò)化視頻監(jiān)控系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)，系統(tǒng)框圖、硬件原理

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：視頻監(jiān)控 FPGA ZigBee VirtexII

基于FPGA/CPLD的半整數(shù)分頻器設(shè)計(jì)及仿真

　　1引言　　CPLD(ComplexprogrammableLogicDevice，復(fù)雜可編程邏輯器件)和FPGA(FieldprogrammableGatesArray，現(xiàn)場(chǎng)可編程門陣列)都是可編程邏輯器件，它們是在PAL、GAL等邏輯器件基礎(chǔ)上發(fā)展起來的。同以往的PAL、GAL相比，F(xiàn)PGA/CPLD的規(guī)模比較大，適合于時(shí)序、組合等邏輯電路的應(yīng)用。它可以替代幾十甚至上百塊通用IC芯片。這種芯片具有可編程和實(shí)現(xiàn)方案容易改動(dòng)等特點(diǎn)。由于芯片內(nèi)部硬件連接關(guān)系的描述可以存放在磁盤、ROM、PROM、或E
關(guān)鍵字： FPGA CPLD 分頻器

基于FPGA的高分辨率視頻圖像處理的SDRAM控制器設(shè)計(jì)

　　本文介紹了一種基于FPGA的用于高分辨率視頻圖像處理的SDRAM控制器的設(shè)計(jì)方法。通過設(shè)置SDRAM的工作狀態(tài)，使其工作在猝發(fā)模式。在視頻時(shí)序信號(hào)控制下，用多行連續(xù)的SDRAM存儲(chǔ)空間，存取視頻數(shù)據(jù)。并在數(shù)據(jù)接口部分增加FIFO，緩存一行視頻，在像素時(shí)鐘控制下，實(shí)現(xiàn)視頻數(shù)據(jù)實(shí)時(shí)的存儲(chǔ)和讀取。通過改變相關(guān)參數(shù)，能對(duì)所有VESA分辨率視頻流進(jìn)行操作。具有通用性強(qiáng)、系統(tǒng)復(fù)雜度低、可靠性高、可擴(kuò)展等特點(diǎn)。在某型號(hào)的機(jī)載大屏顯示器系統(tǒng)中，用該SDRAM控制器實(shí)現(xiàn)了圖像的翻轉(zhuǎn)等功能，也驗(yàn)證了該控制器的實(shí)用性。
關(guān)鍵字： FPGA SDRAM 高分辨率

基于Nios II的AT24C02接口電路設(shè)計(jì)與實(shí)現(xiàn)

　　0 引言　　在實(shí)際的應(yīng)用中，為了保護(hù)現(xiàn)場(chǎng)，經(jīng)常需要將系統(tǒng)斷電之前的工作狀態(tài)與重要運(yùn)行數(shù)據(jù)保存在非易失存貯器中，以便在下次開機(jī)時(shí)，能恢復(fù)到原來的工作狀態(tài)。針對(duì)這種保存的數(shù)據(jù)量不大和存儲(chǔ)速度要求不高的特點(diǎn)，可采用“NiosⅡ+AT24C02"設(shè)計(jì)方案進(jìn)行設(shè)計(jì)。本文在討論了I2C通信協(xié)議的基礎(chǔ)上，利用FPGA技術(shù)，設(shè)計(jì)了NiosⅡ與AT24C02”之間進(jìn)行通信的接口電路。本接口電路能產(chǎn)生基于I2C通信協(xié)議的讀寫操作時(shí)序，成功實(shí)現(xiàn)了對(duì)AT24C02的讀寫功能。由于所有的
關(guān)鍵字： Nios II AT24C02 I2C