fpga-nios 文章進(jìn)入fpga-nios技術(shù)社區(qū)

有幸成為中國FPGA蓬勃應(yīng)用的參與者

　　2005年我加入了賽靈思中國，一直從事的是大客戶的技術(shù)支持工作，在這個(gè)崗位上，我一干就是將近10年?？梢哉f10年的時(shí)間里，我收獲了很多個(gè)人經(jīng)歷，也很感謝賽靈思公司在我成長路上提供的機(jī)遇和培養(yǎng)。　　回想當(dāng)初加入賽靈思公司，也算是我人生中一個(gè)非常重要的選擇。因?yàn)樵诖髮W(xué)里就接觸了賽靈思公司的FPGA產(chǎn)品，所以當(dāng)時(shí)就覺得作為FPGA的發(fā)明者和領(lǐng)導(dǎo)者，賽靈思公司是個(gè)技術(shù)領(lǐng)先的好公司，公司的底蘊(yùn)無疑對我這個(gè)在學(xué)校就是FPGA使用者的求職者有無限的吸引力。在應(yīng)聘之前又專門了解了一下賽靈思公司的情況，發(fā)現(xiàn)公司還是
關(guān)鍵字：賽靈思 FPGA

Xilinx: Stay Young, Stay energetic

　　2012年4月，我從高校畢業(yè)后，加入了賽靈思北京研發(fā)團(tuán)隊(duì)，主要從事Vivado HLS的研發(fā)工作。作為計(jì)算機(jī)專業(yè)的畢業(yè)生，很多人問我為什么沒有選擇熱門的互聯(lián)網(wǎng)公司或者軟件公司，而是選擇了一家硬件公司。我的回答是：價(jià)值體現(xiàn)與創(chuàng)新。　　選擇一家公司，我看中的是個(gè)人對于公司的價(jià)值以及公司對于個(gè)人的價(jià)值。在這里，公司會(huì)根據(jù)每個(gè)人的技術(shù)特點(diǎn)，推薦相應(yīng)的崗位，以便最大程度地發(fā)揮個(gè)人技術(shù)特長。對于我來說，研究生期間主要研究圖像處理算法以及FPGA的程序設(shè)計(jì)。在這里，可以讓我同時(shí)發(fā)揮軟件和硬件的技術(shù)特長。
關(guān)鍵字： Vivado HLS FPGA 賽靈思

在Xilinx 見證技術(shù)和商業(yè)奇跡的日子

　　賽靈思成立30周年了，我2006年加入賽靈思，從事大學(xué)計(jì)劃，至今已有8年。　　還記得當(dāng)時(shí)的CEO Wim在賽靈思入選最適合工作的科技公司第4名時(shí)說過的一句話：“最適合工作的地方，就是早上你醒來，就會(huì)迫不及待地想去做事，實(shí)現(xiàn)你的夢想的地方，賽靈思就是一個(gè)這樣的地方”。　　回顧這8年，賽靈思每一年都有令人激動(dòng)的事情發(fā)生，每一年的技術(shù)都有長足進(jìn)步，而我，有幸成為不少事件的親身參與者和見證者。而我的大學(xué)計(jì)劃工作，也改變了不少老師和學(xué)生的人生軌跡。多數(shù)年過去了，這些事件激勵(lì)著
關(guān)鍵字：賽靈思 SDN FPGA

堅(jiān)持創(chuàng)新，共同成長

　　掐指一算，我現(xiàn)在已經(jīng)算是賽靈思中國最“老”的員工了 - 從2001年加入美國賽靈思，從研發(fā)到產(chǎn)品應(yīng)用，直到2010年回國轉(zhuǎn)入技術(shù)銷售團(tuán)隊(duì)，已經(jīng)整整13個(gè)年頭了。賽靈思是我的第一份工作，我對它自然是有一份特殊的感情，但究竟是哪些方面這么一直吸引我呢?很多，但有兩點(diǎn)是毋庸置疑的：創(chuàng)新和空間。　　創(chuàng)新　　賽靈思是業(yè)界的技術(shù)領(lǐng)導(dǎo)者，是一家鼓勵(lì)創(chuàng)新，崇尚技術(shù)領(lǐng)先的公司。從我剛進(jìn)公司起，老員工們告訴我最多的就是，在賽靈思，技術(shù)創(chuàng)新是自下而上的。公司鼓勵(lì)員工研發(fā)新技術(shù)，改進(jìn)流程，創(chuàng)新
關(guān)鍵字：賽靈思 FAE FPGA

賽靈思不可思議的30年

　　1984年 Ross Freeman、Jim Barnett和Bernie Vonderschmit 在硅谷創(chuàng)辦賽靈思(Xilinx) 的時(shí)候，我剛剛從北航大學(xué)畢業(yè)。30年后的今天賽靈思已經(jīng)是擁有3500人，3500多專利，市值百億的大型半導(dǎo)體企業(yè)。賽靈思無論是它的世界第一顆FPGA芯片、Virtex、Spartan、嵌入式可編程處理器MicroBalze和Zynq ，還是設(shè)計(jì)工具ISE，賽靈思的技術(shù)和產(chǎn)品在工業(yè)和學(xué)士界都贏得了巨大的影響和聲譽(yù)，成功地應(yīng)用在航天、汽車、通訊和消費(fèi)電子各個(gè)領(lǐng)域。我
關(guān)鍵字：硅谷賽靈思 FPGA

發(fā)展的FPGA促使電子技術(shù)不斷進(jìn)步

　　我大概是在上個(gè)世紀(jì)九十年代初，到香港去做EDA培訓(xùn)的時(shí)候，了解到賽靈思有一款FPGA。當(dāng)時(shí)我通過查電話本，找到貴公司，而且拿到了第一片F(xiàn)PGA回來。那個(gè)時(shí)候因?yàn)槌袚?dān)包括863項(xiàng)目要做芯片對我們來說都非常難。一個(gè)是投資受不了，一個(gè)是頭一次見面，不見得拿回來就是成功的。　　在1994年9月1號，在清華大學(xué)成立了中國大陸第一個(gè)賽靈思培訓(xùn)中心。我們清華大學(xué)系館門口牌子最后一共掛到26塊，那么賽靈思是第五塊，所以還是比較早地進(jìn)入了中國。當(dāng)時(shí)由我和楊飛將這個(gè)培訓(xùn)中心辦起來的。大約在96年，我們舉辦了國內(nèi)第一屆
關(guān)鍵字： EDA 賽靈思 FPGA

一種基于VHDL的洗衣機(jī)控制器設(shè)計(jì)

摘要：為降低設(shè)計(jì)成本，縮短設(shè)計(jì)周期，提出一種基于VHDL的洗衣機(jī)控制器的設(shè)計(jì)方案。該方案采用模塊化的設(shè)計(jì)思想，并使用狀態(tài)機(jī)完成控制模塊的設(shè)計(jì)。整個(gè)系統(tǒng)在QuartusⅡ開發(fā)平臺(tái)上完成設(shè)計(jì)、編譯和仿真，并在FPGA硬件實(shí)驗(yàn)箱上進(jìn)行測試。仿真波形和測試結(jié)果均表明該設(shè)計(jì)方案切實(shí)可行。為提高洗衣機(jī)控制系統(tǒng)的智能性，以及定時(shí)和轉(zhuǎn)速的精確度，目前洗衣機(jī)控制系統(tǒng)通常采用數(shù)字電路而不是傳統(tǒng)的機(jī)械式控制。隨著EDA(Electronic Design Automation，電子設(shè)計(jì)自動(dòng)化)技術(shù)的發(fā)展，采用硬件描述語言在
關(guān)鍵字： FPGA VHDL

基于FPGA+DSP的頻譜監(jiān)測儀設(shè)計(jì)及實(shí)現(xiàn)

隨著微波技術(shù)的廣泛發(fā)展，空間和地面電磁環(huán)境越來越復(fù)雜，無線電頻譜資源作為公共資源的一種，需要頻譜管理部門進(jìn)行有效的分配和監(jiān)控。特別是在頻帶日益擁擠、自然和人為干擾日益增大的情況下，頻譜監(jiān)測系統(tǒng)有必要進(jìn)行監(jiān)測，檢測存在的干擾，以便采取措施將影響降至最低，確保頻譜資源得到合理的利用。電磁頻譜監(jiān)測分析儀是應(yīng)對當(dāng)前電磁信號頻譜檢測挑戰(zhàn)，兼?zhèn)涓叻直媛屎透咚阉魉俣鹊臋z測設(shè)備。頻率分辨率的提高意味著幅度檢測靈敏度和頻率分辨能力雙提升、因此其高分辨率、高速掃描的特點(diǎn)意味著在電磁信號檢測領(lǐng)域擁有強(qiáng)大的檢測效率。本系統(tǒng)采
關(guān)鍵字： FPGA DSP

基于FPGA+DSP的紅外信息數(shù)據(jù)處理系統(tǒng)設(shè)計(jì)

現(xiàn)代空戰(zhàn)中，光電對抗裝備在戰(zhàn)爭中扮演著重要的角色，而紅外偵測與跟蹤系統(tǒng)由于采用的無源探測技術(shù)，因此與雷達(dá)等主動(dòng)探測系統(tǒng)相比具有隱身性強(qiáng)、抗干擾能力好和小型化程度高等優(yōu)點(diǎn)，受到業(yè)內(nèi)的關(guān)注。新一代紅外成像導(dǎo)引系統(tǒng)須具備高精度、處理速度快、實(shí)時(shí)性強(qiáng)且反應(yīng)時(shí)間短等特點(diǎn)，這便要求圖像處理計(jì)算機(jī)能滿足圖像處理中大數(shù)據(jù)量、復(fù)雜運(yùn)算、實(shí)時(shí)性強(qiáng)、高傳輸率和穩(wěn)定可靠等要求。文中從工作原理、硬件及軟件3個(gè)方面介紹了基于DSP和FPGA芯片的紅外信息數(shù)據(jù)處理系統(tǒng)設(shè)計(jì)方法。 1紅外制導(dǎo)控制系統(tǒng)硬件總體設(shè)計(jì) 紅外信息數(shù)據(jù)處理系統(tǒng)
關(guān)鍵字： FPGA DSP

基于FPGA的定時(shí)同步算法設(shè)計(jì)

摘要文中對適用于高速突發(fā)通信的基于數(shù)字濾波平方的定時(shí)同步算法進(jìn)行了研究。通過對在高速數(shù)據(jù)傳輸通信中，該定時(shí)同步環(huán)路的定時(shí)誤差估計(jì)模塊進(jìn)行并行結(jié)構(gòu)實(shí)現(xiàn)，大幅降低了系統(tǒng)對于時(shí)鐘的要求，且更加易于實(shí)現(xiàn);將文中所提定時(shí)控制部分與其他文獻(xiàn)中的方法做了對比，表明所用方法可以達(dá)到更好的效果。最后進(jìn)行的Matlab仿真以及硬件實(shí)現(xiàn)，結(jié)果表明，該環(huán)路可以實(shí)現(xiàn)突發(fā)與非突發(fā)情況下的高速數(shù)傳定時(shí)同步。目前，數(shù)字通信系統(tǒng)正向高速全數(shù)字化方向發(fā)展。在全數(shù)字接收機(jī)定時(shí)同步中，主要包括兩個(gè)關(guān)鍵點(diǎn)：定時(shí)誤差估計(jì)和定時(shí)控制。傳統(tǒng)的定時(shí)
關(guān)鍵字： FPGA Gardner

一種基于FPGA的QC_LDPC碼的譯碼器設(shè)計(jì)

摘要針對QC_LDPC碼的短環(huán)對碼性能的重要影響，采用了1種圍數(shù)為8的QC_LDPC碼設(shè)計(jì)。算法首先分別對3個(gè)不同的子矩陣進(jìn)行移位運(yùn)算，每個(gè)子矩陣分別與它們移位后生成的子矩陣共同組合形成1個(gè)新的子矩陣，然后再將新生成的3個(gè)子矩陣組合成1個(gè)矩陣構(gòu)成基陣，最后將該矩陣轉(zhuǎn)置后用單位矩陣及其移位矩陣隨機(jī)擴(kuò)展即可得到所需校驗(yàn)矩陣。根據(jù)該校驗(yàn)矩陣的特殊結(jié)構(gòu)，采用分層迭代譯碼算法，選用Altera公司的Stratix III系列FPGA，實(shí)現(xiàn)碼率為1/2、碼長為3456的正規(guī)(3，6)QC_LDPC碼譯碼器的布局布線
關(guān)鍵字： FPGA QC_LDPC

基于FPGA的北斗QPSK信號調(diào)制器設(shè)計(jì)

摘要為研制北斗衛(wèi)星導(dǎo)航模擬信號源，設(shè)計(jì)實(shí)現(xiàn)了北斗QPSK信號調(diào)制器。文中在分析了北斗衛(wèi)星導(dǎo)航系統(tǒng)B1頻段信號的正交相移鍵控調(diào)制信號的基礎(chǔ)上，基于軟件無線電的思想，在FPGA硬件平臺(tái)上實(shí)現(xiàn)了QPSK信號調(diào)制器，通過功率譜測試，QPSK解調(diào)和簡單串口信息傳輸，驗(yàn)證了調(diào)制解調(diào)硬件單元的正確性。北斗衛(wèi)星導(dǎo)航系統(tǒng)(BeiDou Navigation SatelliteSystem)是我國正在實(shí)施的自主研發(fā)、完全獨(dú)立運(yùn)行的全球衛(wèi)星導(dǎo)航系統(tǒng)，有著廣泛的應(yīng)用前景。北斗衛(wèi)星導(dǎo)航系統(tǒng)信號采用正交相移鍵控(QPSK)調(diào)制
關(guān)鍵字： FPGA QPSK

一種基于DM648和FPGA構(gòu)架的圖像處理方案

摘要：介紹了一種基于DM648和FPGA構(gòu)架的圖像處理方案，闡述了圖像處理模塊的組成原理和結(jié)構(gòu)，并對模塊內(nèi)部電路設(shè)計(jì)和FPGA內(nèi)部圖像處理邏輯進(jìn)行了重點(diǎn)介紹。木文設(shè)計(jì)的圖像處理模塊能夠支持對高清視頻圖像的切割、縮放、疊加和切換等算法處理。隨著數(shù)字化時(shí)代的到來，視頻圖像處理作為數(shù)字化的重要組成部分越來越重要，特別是對高清視頻的處理技術(shù)已經(jīng)成為業(yè)界的研究熱點(diǎn)。本文針對視頻處理技術(shù)的特點(diǎn)提出了一種支持多種視頻輸入輸出接口的視頻圖像處理硬件解決方案。 1 總體結(jié)構(gòu)及硬件設(shè)計(jì) 1.1 總體結(jié)構(gòu) 本文設(shè)計(jì)的
關(guān)鍵字： FPGA DM648

Altera客戶樹立業(yè)界里程碑—采用Stratix 10 FPGA和SoC，內(nèi)核性能提高了兩倍

　　Altera公司 (Nasdaq: ALTR)于2014年5月7日宣布，與前一代高性能可編程器件相比，Stratix? 10 FPGA和SoC客戶設(shè)計(jì)的內(nèi)核性能成功提高了兩倍。Altera與幾家早期試用客戶在多個(gè)市場領(lǐng)域密切合作，使用Stratix 10性能評估工具測試了他們的下一代設(shè)計(jì)?？蛻羲w會(huì)到的FPGA內(nèi)核性能突破源自Intel 14 nm三柵極工藝技術(shù)以及革命性的Stratix 10 HyperFlex?體系結(jié)構(gòu)。　　HyperFlex是Altera為Strati
關(guān)鍵字： Altera FPGA SoC

基于FPGA和CAN總線的飛行模擬器通信接口設(shè)計(jì)

摘要：在飛行模擬器的設(shè)計(jì)中，為了使數(shù)據(jù)能夠快速有效地在飛行模擬器的各個(gè)模塊之間進(jìn)行高速傳遞，提出了一種使用FPGA作為CAN總線節(jié)點(diǎn)結(jié)構(gòu)中的核心處理器的設(shè)計(jì)方法，并完成了飛行模擬器通信接口的軟硬件設(shè)計(jì)。采用Verilog HDL進(jìn)行編程，能夠完成對SJA1000總線控制器的有效讀寫。實(shí)際測試表明，相較于單片機(jī)作為處理器，本設(shè)計(jì)可擴(kuò)展性好，易于修改和移植，能降低模擬器成本。飛行模擬器是現(xiàn)代飛行員訓(xùn)練的必需設(shè)備，它是一種由計(jì)算機(jī)實(shí)時(shí)控制、多系統(tǒng)協(xié)調(diào)工作、能模擬真實(shí)飛行環(huán)境的模擬設(shè)備。相較于利用飛機(jī)的飛行訓(xùn)
關(guān)鍵字： FPGA CAN