首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga-nios

基于FPGA的數(shù)字核脈沖分析器硬件設(shè)計(jì)方案

  • 在此基礎(chǔ)上通過電路設(shè)計(jì)建立了數(shù)字化能譜測量實(shí)驗(yàn)裝置，實(shí)測了137Cs的能譜，測量結(jié)果與相同條件下的模擬能譜儀的實(shí)測譜完全吻合。由此證明基于FPGA的數(shù)字多道脈沖幅度分析器硬件設(shè)計(jì)方案的正確可行，具有實(shí)用性。
  • 關(guān)鍵字： FPGA  能譜儀  ADC  DSP  分析器  

基于低成本FPGA的高清低碼流H.264攝像機(jī)SoC參考設(shè)計(jì)

  • 摘要：本文提出了一種基于低成本FPGA的高清低碼流安防攝像機(jī)SoC實(shí)現(xiàn)方式，該設(shè)計(jì)已經(jīng)完全實(shí)現(xiàn)，開創(chuàng)了高清低碼流安防攝像機(jī)SoC的先河。
  • 關(guān)鍵字： FPGA  SoC  ASIC  攝像機(jī)  傳感器  

賽靈思FPGA全局時(shí)鐘網(wǎng)絡(luò)結(jié)構(gòu)詳解

  • 在 Xilinx 系列 FPGA 產(chǎn)品中，全局時(shí)鐘網(wǎng)絡(luò)是一種全局布線資源，它可以保證時(shí)鐘信號(hào)到達(dá)各個(gè)目標(biāo)邏輯單元的時(shí)延基本相同。其時(shí)鐘分配樹結(jié)構(gòu)如圖1所示。
  • 關(guān)鍵字： Xilinx  FPGA  RAM  DCM  時(shí)鐘信號(hào)  

基于FPGA動(dòng)態(tài)可重構(gòu)技術(shù)的二模冗余MIPS處理器

  • 現(xiàn)場可編程門陣列(Field Programmable Gate Array， FPGA)是基于SRAM的一種硬件電路可重配置電子邏輯器件，可通過將硬件描述語言編譯生成的硬件配置比特流編程到FPGA中，而使其硬件邏輯發(fā)生改變。
  • 關(guān)鍵字： FPGA  SRAM  MIPS  存儲(chǔ)器  BIST  

雷達(dá)信號(hào)處理：FPGA還是GPU?

  • FPGA和CPU一直是雷達(dá)信號(hào)處理不可分割的組成部分。傳統(tǒng)上FPGA用于前端處理，CPU用于后端處理。隨著雷達(dá)系統(tǒng)的處理能力越來越強(qiáng)，越來越復(fù)雜，對(duì)信息處理的需求也急劇增長。為此，F(xiàn)PGA不斷在提高處理能力和吞吐量，CPU也在發(fā)展以滿足下一代雷達(dá)的信號(hào)處理性能需求。
  • 關(guān)鍵字： FPGA  CPU  GPU  GFLOP  轉(zhuǎn)換器  

基于PCI總線的微弱信號(hào)采集模塊的設(shè)計(jì)方案

  • 隨著微電子技術(shù)的廣泛普及、計(jì)算機(jī)技術(shù)的快速發(fā)展，現(xiàn)場信息實(shí)時(shí)采集系統(tǒng)的性能越來越受到大量關(guān)注。從測試系統(tǒng)和科研領(lǐng)域產(chǎn)生的動(dòng)態(tài)信息中提取有用數(shù)據(jù)進(jìn)行現(xiàn)場實(shí)時(shí)采集并存儲(chǔ)顯得尤為重要。
  • 關(guān)鍵字： PCI  FPGA  傳感器  轉(zhuǎn)換器  采集信號(hào)  

一種新型帶寬自適應(yīng)全數(shù)字鎖相環(huán)的設(shè)計(jì)方案

  • 本方案采用理論分析與硬件電路設(shè)計(jì)相結(jié)合的方法進(jìn)行了系統(tǒng)設(shè)計(jì)，并用FPGA予以實(shí)現(xiàn)。系統(tǒng)仿真與硬件電路測試結(jié)果證實(shí)了設(shè)計(jì)方案的正確性。該鎖相環(huán)的自由振蕩頻率可隨輸入信號(hào)頻率的變化而改變，具有電路結(jié)構(gòu)簡單、鎖相范圍廣、鎖定速度快和穩(wěn)態(tài)誤差小等特點(diǎn)。
  • 關(guān)鍵字： FPGA  鎖相環(huán)  振蕩器  濾波器  計(jì)數(shù)器  

基于FPGA的采集卡的圖像增強(qiáng)算法應(yīng)用研究

  • 圖像在采集過程中不可避免地會(huì)受到傳感器靈敏度、噪聲干擾以及模數(shù)轉(zhuǎn)化時(shí)量化問題等因素影響而導(dǎo)致圖像無法達(dá)到人眼的視覺效果，為了實(shí)現(xiàn)人眼觀察或者機(jī)器自動(dòng)分析的目的，對(duì)原始圖像所做的改善行為，就被稱作圖像增強(qiáng)技術(shù)。
  • 關(guān)鍵字： 傳感器  圖像增強(qiáng)  FPGA  PCI  VHDL  

一種通用數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方案

  • 基于NI公司的智能FPGA板卡以及圖形化編程軟件LabVIEW,本文提出了一種通用數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方案。該方案中所設(shè)計(jì)的系統(tǒng)與傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)相比結(jié)構(gòu)簡單、開發(fā)周期短、可靠性高、實(shí)時(shí)性好，并且對(duì)于不同應(yīng)用場合，在FPGA邏輯單元足夠多的情況下可以很簡便地依據(jù)實(shí)際情況對(duì)其做相應(yīng)調(diào)整，具有較強(qiáng)的通用性。
  • 關(guān)鍵字： NI  FPGA  LabVIEW  數(shù)據(jù)采集  光耦隔離  

基于FPGA的速率自適應(yīng)圖像抽取算法

  • 載荷圖像可視化是深空探測任務(wù)中的重要需求，但受信道帶寬的限制，無法實(shí)時(shí)傳輸所有載荷數(shù)據(jù)，因此星載復(fù)接存儲(chǔ)器中圖像的抽取下傳是實(shí)現(xiàn)任務(wù)可視化的關(guān)鍵。
  • 關(guān)鍵字： 存儲(chǔ)器  FPGA  載荷圖像  VCDU  FLASH  

基于FPGA多路機(jī)載冗余圖像處理系統(tǒng)的設(shè)計(jì)方案

  • 摘要：本文以FPGA作為核心處理器，提出了一種基于FPGA多路機(jī)載冗余圖像處理系統(tǒng)的設(shè)計(jì)方案，實(shí)現(xiàn)了對(duì)多路DVI視頻冗余信號(hào)的解碼、編碼、實(shí)時(shí)處理以及輸出顯示，并且信號(hào)通道增加冗余設(shè)計(jì)，因而加強(qiáng)了系統(tǒng)的穩(wěn)定性和可靠性。
  • 關(guān)鍵字： FPGA  DVI  視頻  均衡器  SDRAM  

如何在FPGA內(nèi)實(shí)現(xiàn)最佳化車用MCU設(shè)計(jì)方案？

  • 在汽車電子中廣為采用的微控制器(MCU)正快速面臨時(shí)間和成本的壓力。使用MCU的主要優(yōu)勢一直以來都是‘創(chuàng)造具有高性價(jià)比的高階系統(tǒng)整合’。然而，在此一優(yōu)勢之下，有一些與元件本身相關(guān)的潛在成本是超乎于其單價(jià)水平的。例如，若選用的元件無法創(chuàng)造所需特性，則必須增加外部邏輯、軟件或其它整合元件。
  • 關(guān)鍵字： 微控制器  FPGA  ASIC  CPU  嵌入式  

基于SPI FLASH的FPGA多重配置

  • 通過FPGA的多重配置可以有效地精簡控制結(jié)構(gòu)的設(shè)計(jì)，同時(shí)可以用邏輯資源較少的FPGA器件實(shí)現(xiàn)需要很大資源才能實(shí)現(xiàn)的程序。以Virtex5系列開發(fā)板和配置存儲(chǔ)器SPI FLASH為基礎(chǔ)，從硬件電路和軟件設(shè)計(jì)兩個(gè)方面對(duì)多重配置進(jìn)行分析，給出了多重配置實(shí)現(xiàn)的具體步驟，對(duì)實(shí)現(xiàn)復(fù)雜硬件設(shè)計(jì)工程有一定的參考價(jià)值。
  • 關(guān)鍵字： FPGA  Virtex5  FLASH  ICAP  IPROG  寄存器  

基于ADS1298與FPGA的高性能腦電信號(hào)采集系統(tǒng)

  • 本文利用ADS1298芯片的高精度，以FPGA為主控制芯片，通過將工頻陷波、帶通濾波等模擬部分轉(zhuǎn)移到數(shù)字側(cè)，在保證性能的前提下簡化腦電信號(hào)放大與調(diào)理的模擬電路，實(shí)現(xiàn)便攜式腦電信號(hào)的采集。
  • 關(guān)鍵字： FPGA  信號(hào)采集  ADS1298  腦電信號(hào)  接口電路  

Altera推進(jìn)了FPGA和SoC中高速串行收發(fā)器的評(píng)估

  • Altera公司(Nasdaq: ALTR)日前發(fā)布JNEye鏈路分析工具，提供驗(yàn)證和電路板級(jí)全套設(shè)計(jì)工具。JNEye支持設(shè)計(jì)人員迅速方便的評(píng)估高速Altera FPGA和SoC中的高速串行鏈路性能。
  • 關(guān)鍵字： Altera  FPGA  JNEye  仿真器  
共6484條 169/433 |‹ « 167 168 169 170 171 172 173 174 175 176 » ›|

fpga-nios介紹

您好，目前還沒有人創(chuàng)建詞條fpga-nios!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga-nios的理解，并與今后在此搜索fpga-nios的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473