首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> fpga-nios

基于Spartan-6 FPGA的可擴(kuò)展驅(qū)動(dòng)控制系統(tǒng)

  • 基于Spartan-6 FPGA的可擴(kuò)展驅(qū)動(dòng)控制系統(tǒng),許多情況下驅(qū)動(dòng)器只是大規(guī)模工藝的一個(gè)組件，因此互操作性也是一項(xiàng)關(guān)鍵的設(shè)計(jì)要求。而影響這種要求的關(guān)鍵因素是工業(yè)網(wǎng)絡(luò)協(xié)議的寬度(即現(xiàn)場(chǎng)總線)和相關(guān)器件特性，因?yàn)樗鼈冇脕?lái)標(biāo)準(zhǔn)化驅(qū)動(dòng)器在網(wǎng)絡(luò)中的表達(dá)?，F(xiàn)場(chǎng)總線(比
  • 關(guān)鍵字： 驅(qū)動(dòng)  控制系統(tǒng)  擴(kuò)展  FPGA  Spartan-6  基于  

基于雙FPGA+ARM架構(gòu)的圖像壓縮系統(tǒng)

  • 基于雙FPGA+ARM架構(gòu)的圖像壓縮系統(tǒng),目前的圖像壓縮存儲(chǔ)方案大都無(wú)法支持高分辨率圖像。另外，在一些DSP解決方案中，因?yàn)镈SP接口不靈活以及DSP本身處理能力的限制，很難支持高分辨圖像壓縮?！　”驹O(shè)計(jì)開(kāi)發(fā)出了一套基于雙FPGA+ARM架構(gòu)的高速計(jì)算機(jī)屏幕圖
  • 關(guān)鍵字： 壓縮  系統(tǒng)  圖像  架構(gòu)  FPGA  ARM  基于  

基于FPGA PCI的并行計(jì)算平臺(tái)實(shí)

  • 基于FPGA PCI的并行計(jì)算平臺(tái)實(shí),本文介紹的基于PCI總線的FPGA計(jì)算平臺(tái)的系統(tǒng)實(shí)現(xiàn)：通過(guò)在PC機(jī)上插入擴(kuò)展PCI卡，對(duì)算法進(jìn)行針對(duì)并行運(yùn)算的設(shè)計(jì)，提升普通PC機(jī)對(duì)大計(jì)算量數(shù)字信號(hào)的處理速度。本設(shè)計(jì)采用5片F(xiàn)PGA芯片及相關(guān)周邊芯片設(shè)計(jì)實(shí)現(xiàn)這一并行高速
  • 關(guān)鍵字： 計(jì)算  平臺(tái)  并行  PCI  FPGA  基于  

NEC推出大規(guī)模集成電路設(shè)計(jì)工具CyberWorkBench

  • 近日，NEC 推出了半導(dǎo)體設(shè)計(jì)高階綜合工具CyberWorkBench的FPGA專(zhuān)用版。CyberWorkBench是NEC開(kāi)發(fā)的以C語(yǔ)言為基礎(chǔ)的LSI（注1）設(shè)計(jì)工具。該工具以ANSI-C、SystemC等C語(yǔ)言程序作為輸入，以自動(dòng)生成高性能和高質(zhì)量的電路的合成工具為中心，具備與軟件協(xié)調(diào)的高速驗(yàn)證環(huán)境、源碼調(diào)試功能、形式屬性驗(yàn)證等豐富的驗(yàn)證功能，從而實(shí)現(xiàn) All-in-C 。通常在設(shè)計(jì)LSI時(shí)，要使用硬件專(zhuān)用的描述語(yǔ)言HDL（注2），而使用CyberWorkBench，由于可以輸入C語(yǔ)言，從而使設(shè)計(jì)描述
  • 關(guān)鍵字： NEC  FPGA  

基于FPGA的二次群數(shù)字信號(hào)分接部分功能實(shí)現(xiàn)

  • 基于FPGA的二次群數(shù)字信號(hào)分接部分功能實(shí)現(xiàn),1.引言　　為了提高傳輸速率，擴(kuò)大通信容量，減少信道數(shù)量，通常把多路信號(hào)復(fù)用成一路信號(hào)進(jìn)行傳輸。在多種復(fù)用方式中，時(shí)分復(fù)用是一種常用的方式。時(shí)分復(fù)用是多路信號(hào)按照時(shí)間間隔共享一路信道進(jìn)行傳輸。復(fù)接是把多
  • 關(guān)鍵字： 功能  實(shí)現(xiàn)  部分  信號(hào)  FPGA  數(shù)字  基于  

基于FPGA直接序列擴(kuò)頻系統(tǒng)的設(shè)計(jì)

  • 摘要 針對(duì)一般無(wú)線通信系統(tǒng)抗干擾、抗噪聲以及抗多徑性能力差的缺點(diǎn)，提出了一種基于FPGA的直接序列擴(kuò)頻系統(tǒng)設(shè)計(jì)。該設(shè)計(jì)采用63位的pn碼作為擴(kuò)頻調(diào)制的碼序列，在發(fā)送端，對(duì)信息碼進(jìn)行擴(kuò)頻調(diào)制；在接收端，對(duì)收到的擴(kuò)
  • 關(guān)鍵字： FPGA  直接序列  擴(kuò)頻系統(tǒng)    

運(yùn)用SAD算法降低FPGA資源利用率

  • 介紹如何從比RTL更高層次的抽象層分析資源共享，讓資源占用率比依賴(lài)RTL設(shè)計(jì)中的互斥任務(wù)的方法更低。
  • 關(guān)鍵字： FPGA  SAD  算法  資源利用率    

基于FPGA的高速串行傳輸系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

  • 摘要：作為高傳輸速率和低設(shè)計(jì)成本的傳輸技術(shù)，串行傳輸技術(shù)被廣泛應(yīng)用于高速通信領(lǐng)域，并已成為業(yè)界首選。在此基于對(duì)高速串行傳輸系統(tǒng)的分析，對(duì)實(shí)例進(jìn)行了總體設(shè)計(jì)驗(yàn)證，最終達(dá)到高速傳輸?shù)哪康摹?br />關(guān)鍵詞：FPGA；
  • 關(guān)鍵字： FPGA  高速串行  傳輸系統(tǒng)    

基于FPGA的通用異步收發(fā)器設(shè)計(jì)

  • 摘要：采用Verilog HDL語(yǔ)言作為硬件功能的描述，運(yùn)用模塊化設(shè)計(jì)方法分別設(shè)計(jì)了通用異步收發(fā)器(UART)的發(fā)送模塊、接收模塊和波特率發(fā)生器，并結(jié)合現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的特點(diǎn)，實(shí)現(xiàn)了一個(gè)可移植的UART模塊。該設(shè)計(jì)不
  • 關(guān)鍵字： FPGA  異步收發(fā)器    

基于FPGA多通道同步數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

  • 　引言　　數(shù)據(jù)采集在工業(yè)測(cè)控領(lǐng)域里有廣泛的應(yīng)用，它已成為計(jì)算機(jī)測(cè)控系統(tǒng)的一個(gè)重要的環(huán)節(jié)，尤其在設(shè)備故障監(jiān)測(cè)系統(tǒng)中，由于各種設(shè)備的結(jié)構(gòu)復(fù)雜，運(yùn)動(dòng)形式多種多樣，發(fā)生故障的可能部位很難確定，因此我們需要從設(shè)
  • 關(guān)鍵字： FPGA  多通道  同步數(shù)據(jù)采集  系統(tǒng)設(shè)計(jì)    

NEXYS3 FPGA 開(kāi)發(fā)平臺(tái)

  • Digilent公司推出了一款新型的基于FPGA的硬件開(kāi)發(fā)平臺(tái)，NEXYSTM3開(kāi)發(fā)板。此開(kāi)發(fā)板采用了Xilinx公司最先進(jìn)的Spartan6 FPGA芯片，擁有48M字節(jié)大小的外部存儲(chǔ)器（包括2個(gè)由Micron公司生產(chǎn)的非易失性的相變存儲(chǔ)器）、USB以及以太網(wǎng)接口，還有其他通用的I/O器件。
  • 關(guān)鍵字： Digilent  FPGA  

基于Nios的溫備份智能容錯(cuò)系統(tǒng)的設(shè)計(jì)

  • 　本文提出的軟硬件設(shè)計(jì)思想經(jīng)實(shí)踐證明是可行的，并且在實(shí)際的系統(tǒng)中工作良好。該思想可以進(jìn)一步推廣到多機(jī)容錯(cuò)系統(tǒng)中。在多機(jī)系統(tǒng)中，我們?cè)诙ㄖ坪酶髋_(tái)機(jī)器的工作計(jì)劃后，就可以利用本文提到的給每臺(tái)服務(wù)器一個(gè)計(jì)劃運(yùn)行時(shí)間這一思想來(lái)解決實(shí)際問(wèn)題。另外，使用Nios軟核處理器，可以定制很多的UART口，這一點(diǎn)就遠(yuǎn)遠(yuǎn)優(yōu)于需要擴(kuò)展串口電路的普通單片機(jī)，從而在硬件設(shè)計(jì)和軟件設(shè)計(jì)上大大降低了難度。
  • 關(guān)鍵字： Nios  備份  智能容錯(cuò)系    

基于FPGA的交通燈系統(tǒng)控制設(shè)計(jì)

  • 摘要：為了對(duì)交通燈系統(tǒng)進(jìn)行精確控制，采用FPGA實(shí)驗(yàn)板，在QuartusⅡ軟件環(huán)境下，分別實(shí)現(xiàn)脈沖發(fā)生模塊、狀態(tài)定時(shí)模塊、交通燈顯示模塊、時(shí)間顯示模塊，進(jìn)行仿真實(shí)驗(yàn)和硬件下載，獲得的測(cè)試結(jié)果滿(mǎn)足設(shè)計(jì)要求。由于采用
  • 關(guān)鍵字： FPGA  交通燈  系統(tǒng)  控制設(shè)計(jì)    

基于FPGA的遠(yuǎn)距離測(cè)溫器數(shù)控系統(tǒng)設(shè)計(jì)

  • 摘要：介紹了遠(yuǎn)距離測(cè)溫器的結(jié)構(gòu)組成和工作原理，設(shè)計(jì)了基于FPGA的遠(yuǎn)距離測(cè)溫器數(shù)控系統(tǒng)的數(shù)據(jù)采集與控制系統(tǒng)，使用Altera公司的Cyclonell系列的FPGA實(shí)現(xiàn)了包括數(shù)據(jù)采集、數(shù)據(jù)通信等控制功能，著重?cái)⑹隽擞布c軟件的
  • 關(guān)鍵字： FPGA  測(cè)溫器  數(shù)控  系統(tǒng)設(shè)計(jì)    

基于FPGA的DDS+DPLL跳頻信號(hào)源設(shè)計(jì)

  • 摘要：針對(duì)跳頻通信系統(tǒng)有固有噪聲的特點(diǎn)，結(jié)合DDS+DPLL高分辨率、高頻率捷變速度的優(yōu)點(diǎn)，并采用Altera公司的Quartus-Ⅱ_10．1軟件進(jìn)行設(shè)計(jì)綜合，提出了一種新型的跳頻信號(hào)源。結(jié)果表明，該設(shè)計(jì)中DPLL時(shí)鐘可達(dá)到12
  • 關(guān)鍵字： FPGA  DPLL  DDS  跳頻信號(hào)源    
共6484條 264/433 |‹ « 262 263 264 265 266 267 268 269 270 271 » ›|

fpga-nios介紹

您好，目前還沒(méi)有人創(chuàng)建詞條fpga-nios!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga-nios的理解，并與今后在此搜索fpga-nios的朋友們分享。    創(chuàng)建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473