首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga-nios

基于FPGA的高壓變頻器中性點偏移技術(shù)的算法實現(xiàn)

  • 0 引言在高壓變頻器正常運行過程中，如果功率單元出現(xiàn)故障，一般的實現(xiàn)方法是將此故障功率單元旁通，同時讓其它兩相相應(yīng)的功率單元也同時旁通，這樣使
  • 關(guān)鍵字： 控制  FPGA  

高速手勢識別系統(tǒng)解決方案

  • 1設(shè)計摘要目前，研究自然化的人機交互是當今計算機科學技術(shù)領(lǐng)域的主要研究熱點之一，手勢輸入作為一種自然、豐富、直接的交互手段在人機交互技術(shù)中占有
  • 關(guān)鍵字： 計算機  FPGA  

FPGA/EPLD的自上而下(Top-Down)設(shè)計方法解析

  • FPGA/EPLD的自上而下(Top-Down)設(shè)計方法：傳統(tǒng)的設(shè)計手段是采用原理圖輸入的方式進行的，通過調(diào)用FPGA/EPLD廠商所提供的相應(yīng)物理元件庫，在電路原理圖
  • 關(guān)鍵字： FPGA  EPLD  自上而下  

利用FPGA實現(xiàn)的一種機載高清視頻處理模塊

  • 現(xiàn)代飛機座艙顯示技術(shù)的發(fā)展日新月異，需要顯示各種傳感器信息的數(shù)據(jù)已經(jīng)達到海量規(guī)模。飛行員在不同飛行時段獲得的信息也越來越多，為了使飛行員能夠
  • 關(guān)鍵字： 視頻  FPGA  

“FPGA+CPU” 并行處理大行其道

  • 深亞微米時代，傳統(tǒng)材料、結(jié)構(gòu)乃至工藝都在趨于極限狀態(tài)，摩爾定律也已有些捉襟見肘。而步入深亞納米時代，晶體管的尺寸就將接近單個原子，無法再往下
  • 關(guān)鍵字： FPGA  CPU  嵌入式  并行處理  

基于FPGA消除噪聲干擾方法詳解

  • 許多高速數(shù)據(jù)采集應(yīng)用，如激光雷達或光纖測試等，都需要從嘈雜的環(huán)境中采集小的重復(fù)信號，因此對于數(shù)據(jù)采集系統(tǒng)的設(shè)計來說，最大的挑戰(zhàn)就是如何最大限
  • 關(guān)鍵字： 噪聲  FPGA  信號平均  

高云半導(dǎo)體公司發(fā)布基于晨熙家族FPGA的RISC-V微處理器 早期使用者計劃

  • 　　中國廣州，2018年8月16日，國內(nèi)領(lǐng)先的可編程邏輯器件供應(yīng)商——廣東高云半導(dǎo)體科技股份有限公司(如下簡稱“高云半導(dǎo)體”)，今日宣布發(fā)布基于高云半導(dǎo)體FPGA的RISC-V微處理器早期使用者計劃，該計劃是基于晨熙家族 GW2A 系列FPGA芯片的包括系統(tǒng)級參考設(shè)計的FPGA編程BIT文件、GW2A開發(fā)板等的完整解決方案，其中系統(tǒng)級參考設(shè)計包括RISC-V MCU內(nèi)核、AHB & APB總線、存儲器控制單元及若干外設(shè)?！　ISC-V作為指令集體系結(jié)構(gòu)(ISA)的開放規(guī)范，RISC-V ISA設(shè)
  • 關(guān)鍵字： 高云  FPGA  RISC-V  

值得一看！高手分享FPGA設(shè)計中的一些經(jīng)驗

  • 這里我談?wù)勎业囊恍┙?jīng)驗和大家分享，希望能對 IC 設(shè)計的新手有一定的幫助，能使得他們能少走一些彎路!在 IC 工業(yè)中有許多不同的領(lǐng)域， IC 設(shè)計者的特征
  • 關(guān)鍵字： FPGA  IC設(shè)計  經(jīng)驗  

微控制器配對FPGA來提高系統(tǒng)效率

  • FPGA已經(jīng)變得如此成本效益的，它們越來越多地與微控制器配合使用，以提高整個系統(tǒng)的效率。使用包括添加額外的功能在電路板空間最小，增加功率高效處理
  • 關(guān)鍵字： FPGA  微控制器  

基于FPGA實現(xiàn)的音頻接口轉(zhuǎn)換電路

  • I2S總線是一種用于音頻設(shè)備間傳輸數(shù)據(jù)的串行總線標準，該總線采用獨立的時鐘線與數(shù)據(jù)線，避免了時差誘發(fā)的失真。隨著多媒體的廣泛應(yīng)用，該總線已被應(yīng)用
  • 關(guān)鍵字： FPGA  接口轉(zhuǎn)換  PCI  

結(jié)合FPGA與結(jié)構(gòu)化ASIC進行設(shè)計

  • 由于結(jié)構(gòu)化ASIC具有單位成本低、功耗低、性能高和轉(zhuǎn)換快(fast turnaound)等特點，越來越多的先進系統(tǒng)設(shè)計工程師正在考慮予以采用。在結(jié)構(gòu)化ASIC中，像
  • 關(guān)鍵字： FPGA  

【詳解】FPGA：機器深度學習的未來？

  • 最近幾年數(shù)據(jù)量和可訪問性的迅速增長，使得人工智能的算法設(shè)計理念發(fā)生了轉(zhuǎn)變。人工建立算法的做法被計算機從大量數(shù)據(jù)中自動習得可組合系統(tǒng)的能力所取
  • 關(guān)鍵字： FPGA  

FPGA擊敗GPU和GPP，成為深度學習的未來？

  • 最近幾年，深度學習成為計算機視覺、語音識別、自然語言處理等關(guān)鍵領(lǐng)域中所最常使用的技術(shù)，被業(yè)界大為關(guān)注。然而，深度學習模型需要極為大量的數(shù)據(jù)和
  • 關(guān)鍵字： FPGA  GPU  GPP  深度學習  

云中的機器學習：FPGA 上的深度神經(jīng)網(wǎng)絡(luò)

  • 憑借出色的性能和功耗指標，賽靈思 FPGA 成為設(shè)計人員構(gòu)建卷積神經(jīng)網(wǎng)絡(luò)的首選 XE XE XE XE 。新的軟件工具可簡化實現(xiàn)工作。人工智能正在經(jīng)
  • 關(guān)鍵字： FPGA  

FPGA時序約束方法匯總，從易到難的都有

  • 　　從最近一段時間工作和學習的成果中，我總結(jié)了如下幾種進行時序約束的方法。按照從易到難的順序排列如下：　　1. 核心頻率約束　　這是最基本的，所以標號為0?！　?. 核心頻率約束+時序例外約束　　時序例外約束包括FalsePath、MulticyclePath、MaxDelay、MinDelay。但這還不是最完整的時序約束。如果僅有這些約束的話，說明設(shè)計者的思路還局限在FPGA芯片內(nèi)部?！　?. 核心頻率約束+時序例外約束+I/O約束　　I/O約束包括引腳分配位置、空閑引腳驅(qū)動方式、外部走線延時(Inpu
  • 關(guān)鍵字： FPGA  時序約束  
共6484條 31/433 |‹ « 29 30 31 32 33 34 35 36 37 38 » ›|

fpga-nios介紹

您好，目前還沒有人創(chuàng)建詞條fpga-nios!
歡迎您創(chuàng)建該詞條，闡述對fpga-nios的理解，并與今后在此搜索fpga-nios的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473