首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga-nios

賽靈思目標設(shè)計平臺方案獲行業(yè)高度認可

  • 　　全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. ) 今天宣布，在8月28日成都舉辦的“2009中國FPGA產(chǎn)業(yè)發(fā)展論壇”上，《中國電子報》把“2009 FPGA最佳產(chǎn)品獎”授予賽靈思目標設(shè)計平臺(Target Design Platform, 簡稱TDP)，對該平臺在幫助客戶大幅縮短研發(fā)周期，輕松實現(xiàn)創(chuàng)新設(shè)計并大大增強客戶競爭力方面的突出優(yōu)勢，給予了充分的肯定。 　　“賽靈思公司推出的目標設(shè)計平臺，給FPGA產(chǎn)品賦予了新
  • 關(guān)鍵字： Xilinx  FPGA  Virtex-6  DSP  Spartan-6  

優(yōu)勢劣勢同樣明顯 FPGA力爭市場主力地位

  • 　　盡管FPGA(現(xiàn)場可編程門陣列)從誕生至今只有20多年的歷史，但作為一個新興產(chǎn)業(yè)，F(xiàn)PGA已經(jīng)取得了輝煌的成就。8月28日，中國電子報社在成都舉辦了“2009中國FPGA產(chǎn)業(yè)發(fā)展論壇”，F(xiàn)PGA企業(yè)的代表、系統(tǒng)企業(yè)的代表、市場調(diào)研公司的分析師以及關(guān)注FPGA產(chǎn)業(yè)的各界人士共聚一堂，熱烈探討FPGA產(chǎn)業(yè)的發(fā)展現(xiàn)狀和未來趨勢。 　　靈活性凸顯FPGA優(yōu)勢 　　從工藝技術(shù)來看，和CPU一樣，F(xiàn)PGA始終走在半導(dǎo)體產(chǎn)業(yè)的前列，如今已躋身40納米陣營;就應(yīng)用領(lǐng)域而言，F(xiàn)PGA已從最初
  • 關(guān)鍵字： Actel  FPGA  在LCDTV  

基于FPGA的兩路視頻同步播放系統(tǒng)的設(shè)計

  • 1、引言
    如圖 1所示，兩臺攝像機C1、C2分別對具有部分重疊區(qū)域的景物進行拍攝。在 t1時刻拍攝，得到了圖像A1、B1；在下一時刻t2，得到了圖像A2、B2。
    在同一屏幕上重現(xiàn)原圖像時，必須保證兩個播放器依次同時播放圖
  • 關(guān)鍵字： FPGA  視頻  同步播放  系統(tǒng)    

SOPC技術(shù)在視覺測量中的設(shè)計方案與應(yīng)用

  • 1引言視覺測量技術(shù)是以機器視覺技術(shù)為基礎(chǔ)，融合電子技術(shù)、計算機技術(shù)、近景攝影測量技術(shù)、圖像處理...
  • 關(guān)鍵字： SOPC  FPGA  視覺測量  

基于單片機和FPGA的多功能計數(shù)器的設(shè)計

  • 1 引言
    頻率、周期、相位是交流信號的3大要素。一般情況下，分析交流信號需研究其頻率與相位，而周期可直接由頻率計算。對于正弦信號的頻率、相位測量準確度的要求不斷提高，而隨著電子技術(shù)的發(fā)展，對其測量方法
  • 關(guān)鍵字： 計數(shù)器  設(shè)計  多功能  FPGA  單片機  基于  

基于FPGA的DES加密算法的高性能實現(xiàn)

  • 在分析DES算法原理的基礎(chǔ)上，詳細闡述一種基于VHDL描述、FPGA實現(xiàn)的DES加密算法系統(tǒng)的設(shè)計和仿真結(jié)果。該系統(tǒng)采用了一種基于子密鑰預(yù)先計算的新型流水線設(shè)計方案，克服了傳統(tǒng)DES流水線實現(xiàn)方式的缺點，使系統(tǒng)的密鑰可動態(tài)刷新．并在硬件資源消耗有所降低的情況下，進一步提高系統(tǒng)的處理速度，系統(tǒng)最高時鐘頻率為222．77 MHz．信息加密的速度為14．26 Gb／s，是最快軟件實現(xiàn)方式的112倍。同時系統(tǒng)還具有設(shè)計靈活，可靠性高，可重用性強．升級方便等特點。
  • 關(guān)鍵字： FPGA  DES  加密算法  性能    

基于FPGA技術(shù)的模擬雷達信號的設(shè)計與實現(xiàn)

  • 前言FPGA（現(xiàn)場可編程門陣列）是由掩膜可編程門陣列和PLD（可編程邏輯器件）演變而來的，并將二者的特性結(jié)合...
  • 關(guān)鍵字： FPGA  模擬雷達信號  

流水線技術(shù)在基于FPGA的DSP運算中的應(yīng)用

  • 在數(shù)字信號處理(DSP)領(lǐng)域，需要處理的數(shù)據(jù)量很大，并且實時性要求很高。傳統(tǒng)的DSP設(shè)計方法主要有采用固定功...
  • 關(guān)鍵字： 流水線技術(shù)  FPGA  DSP  運算  

基于FPGA和SC16C554實現(xiàn)多串口通信的方法

  • 0引言隨著電子技術(shù)的飛躍發(fā)展，通用數(shù)字信號處理器(DSP)的性能價格比不斷提高，數(shù)據(jù)處理能力不斷加...
  • 關(guān)鍵字： FPGA  SC16C554  多串口通信  

滿足RF處理需求的嵌入式儀器設(shè)計

  • 無線市場就像是我們的一個新生的領(lǐng)域。新的射頻(RF)技術(shù)的爆炸性增長為解決老問題創(chuàng)造了新機會。靈活的高分辨率波形生成，數(shù)字化以及分析子系統(tǒng)能夠利用射頻信號配合下變頻, 并且調(diào)整多個關(guān)心點也是必需的。在并發(fā)，
  • 關(guān)鍵字： 儀器  AMD  嵌入式  FPGA  RF  處理  USB  

基于FPGA的數(shù)字下變頻設(shè)計與實現(xiàn)

  • 在擴頻通信中，數(shù)字下變頻（DDC）是一種很重要的技術(shù)，它包括數(shù)字混頻器、數(shù)控振蕩器以及數(shù)字濾波器三部分。而傳統(tǒng)的DDC大多采用專用芯片，雖然其外圍電路簡單、功能實現(xiàn)容易控制，但其大部分功能已經(jīng)固化，存在兼容
  • 關(guān)鍵字： FPGA  數(shù)字  變頻設(shè)計    

基于FPGA的正交數(shù)字混頻器中數(shù)控振蕩器的設(shè)計與實

  • 要CORDIC(COordination Rotation DIgital Computer)算法實現(xiàn)正交數(shù)字混頻器中的數(shù)控振蕩器的方法。首先推導(dǎo)了算法產(chǎn)生正余弦信號的實現(xiàn)過程,然后給出了在中設(shè)計數(shù)控振蕩器的頂層電路結(jié)構(gòu),并根據(jù)算法特點在設(shè)計中引入
  • 關(guān)鍵字： FPGA  正交數(shù)字  混頻器  數(shù)控振蕩器    

FPGA平臺漸成系統(tǒng)核心

  • 　　今天，F(xiàn)PGA已經(jīng)被應(yīng)用于系統(tǒng)的核心。無論是用來完成關(guān)鍵功能還是直接作為系統(tǒng)核心，今天的FPGA所提供的性能、功耗和容量都已經(jīng)達到甚至超過此前ASIC或ASSP的水平。 　　25年前，賽靈思公司共同創(chuàng)始人之一 Ross Freeman發(fā)明了FPGA(現(xiàn)場可編 　　程門陣列)，僅憑一項專利，Ross就激發(fā)了一個行業(yè)的創(chuàng)新熱情。 　　很多電子設(shè)計師認為，F(xiàn)GPA將是21世紀最重要的集成電路技術(shù)之一，而傳統(tǒng)門陣列和結(jié)構(gòu)陣列技術(shù)將退居到特殊的大批量應(yīng)用。在FPGA誕生之初，可編程邏輯主要用于系統(tǒng)外圍，作
  • 關(guān)鍵字： 賽靈思  FPGA  ASIC  ASSP  

便攜消費市場FPGA正部分取代ASIC

  • 　　傳統(tǒng)型FPGA基本具備高性能、傳輸速度快的特點，因此這些產(chǎn)品都具有DSP(數(shù)字信號處理)和高速傳輸I/O接口。它們主要滿足基站、工控、醫(yī)療等市場對高速產(chǎn)品的需求。SiliconBlue的產(chǎn)品定位與上述傳統(tǒng)型FPGA不同。我們強調(diào)生產(chǎn)針對便攜消費電子市場的低功耗產(chǎn)品。 　　傳統(tǒng)的FPGA企業(yè)在低功耗市場上推出的都是密度非常小的器件，只能滿足非常簡單的邏輯應(yīng)用，而且即使他們在這方面有系列產(chǎn)品，產(chǎn)品線相對來說仍然不很完整。而SiliconBlue看準這一市場，提供完整的產(chǎn)品線。 　　市場上一些新興FPG
  • 關(guān)鍵字： FPGA  DSP  65納米  SRAM  

SoC原型驗證領(lǐng)域FPGA應(yīng)用逐年增加

  • 　　近幾年來，F(xiàn)PGA在驗證SoC設(shè)計上的應(yīng)用發(fā)展非常迅速，這是因為隨著半導(dǎo)體設(shè)計、制造工藝越來越先進，SoC、ASIC設(shè)計的規(guī)模變得越來越大，只采用傳統(tǒng)軟件仿真的方式，已經(jīng)不能夠充分地驗證功能。另外，大量的前期軟件開發(fā)也需要一個接近SoC、ASIC設(shè)計的硬件原型。而采用FPGA來模擬芯片設(shè)計的原型，已被證明是最有效、最經(jīng)濟的方式。目前，用于 SoC原型驗證的FPGA銷售額已增加到整個FPGA銷售的7%～9%，相信這一比例還將逐年提高。 　　SoC原型應(yīng)用對FPGA有一定的需求。比如規(guī)模通常需要比較大，
  • 關(guān)鍵字： FPGA  SoC  ASIC  
共6484條 351/433 |‹ « 349 350 351 352 353 354 355 356 357 358 » ›|

fpga-nios介紹

您好，目前還沒有人創(chuàng)建詞條fpga-nios!
歡迎您創(chuàng)建該詞條，闡述對fpga-nios的理解，并與今后在此搜索fpga-nios的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473