fpga-nios 文章 進入fpga-nios技術(shù)社區(qū)
一種基于Java的可編程嵌入式系統(tǒng)設(shè)計
- 1. 概述 傳統(tǒng)的嵌入式系統(tǒng)設(shè)計的主要目標(biāo)是找到一種優(yōu)化的體系結(jié)構(gòu)來完成單一的,特定的功能。對這樣的系統(tǒng)來說,ASIC和核心處理器是作為特別的構(gòu)件模塊加以考慮的:設(shè)計者根據(jù)應(yīng)用的要求選擇適當(dāng)?shù)腁SIC,根據(jù)給定的性能要求比如處理器主頻,系統(tǒng)穩(wěn)定性,以及對功耗的要求等選用適當(dāng)?shù)奶幚砥鲀?nèi)核。
- 關(guān)鍵字: 嵌入式系統(tǒng) 單片機 Java FPGA 開發(fā)工具
Tensilica和Tallika共同發(fā)布安全SoC FPGA平臺
- Tensilica公司和Tallika公司日前共同發(fā)布基于Tensilica公司Xtensa處理器IP核的可配置安全SoC FPGA/ASIC平臺。該完全經(jīng)過驗證和硅驗證的硬件/軟件平臺對于任意一個需要完整RSA實現(xiàn)方案(包括加密、解密、密鑰對生成加速)和/或集成了硬件安全功能的SoC設(shè)計團隊而言皆是理想選擇。 Tallika安全解決方案包括一顆Tensilica帶有32位AHB/APB骨干總線的Xtensa處理器IP核以及Tallika公司基于鏈表結(jié)構(gòu)的DMA控制器,后者集成了其安全IP核模塊
- 關(guān)鍵字: 嵌入式系統(tǒng) 單片機 Tensilica Tallika FPGA MCU和嵌入式微處理器
ACTEL FPGA挑戰(zhàn)0.1毫瓦
- 為了應(yīng)對當(dāng)今便攜式設(shè)計人員面臨的挑戰(zhàn),Actel超低功耗 IGLOO現(xiàn)場可編程門陣列(FPGA) 結(jié)合ARM Cortex-M1處理器技術(shù),使靜態(tài)功耗只有0.1mW,可應(yīng)用于電子書/PDA、安全U盤(指紋符合才能打開U盤)、存儲解決方案、醫(yī)療、工業(yè)等領(lǐng)域。 Actel 產(chǎn)品市場拓展副總裁Rich Brossart在北京的發(fā)布會上說:“相比于競爭對手的產(chǎn)品功耗,我們的靜態(tài)功耗要低300倍以上。例如某個反熔絲競爭對手,該廠家業(yè)務(wù)轉(zhuǎn)向用戶定制的CSSP;低功耗C
- 關(guān)鍵字: 嵌入式系統(tǒng) 單片機 ACTEL FPGA MCU和嵌入式微處理器
基于CPLD的LED點陣顯示控制器
- 在系統(tǒng)可編程技術(shù)(ISP—In System Programming)及其在系統(tǒng)可編程系列器件,是90年代迅速發(fā)展起來的一種新技術(shù)和新器件。 現(xiàn)場可編程器件(FPGA和CPLD)等ISP器件無須編程器,利用器件廠商提供的編程套件,采用自頂而下的模塊化設(shè)計方法,使用原理圖或硬件描述語言(VHDL)等方法來描述電路邏輯關(guān)系,可直接對安裝在目標(biāo)板上的器件編程。它易學(xué)、易用、簡化了系統(tǒng)設(shè)計,減小了系統(tǒng)規(guī)模,縮短設(shè)計周期,降低了生產(chǎn)設(shè)計成本,從而給電子產(chǎn)品的設(shè)計和生產(chǎn)帶來了革命性的變化。 1、系統(tǒng)結(jié)構(gòu)
- 關(guān)鍵字: 工業(yè)控制 FPGA CPLD LED 伺服控制
基于DSP和FPGA的磁浮列車同步485通信方式研究
- 在高速磁浮交通系統(tǒng)中,車載測速定位單元對車輛的位置和速度進行實時測量,并將位置和速度信號通過無線電系統(tǒng)傳送至地面上的牽引控制系統(tǒng)和運行控制系統(tǒng),以用于長定子直線同步電機牽引的反饋控制,以及車輛運行的指揮和安全防護。測速定位單元是牽引和運控系統(tǒng)閉環(huán)控制的核心與關(guān)鍵。 測速定位單元緊鄰懸浮電磁鐵及長定子繞組和鐵心,處于懸浮磁場和牽引磁場中,電磁環(huán)境非常復(fù)雜,這對其通信設(shè)備的電磁兼容性能提出了很高的要求。另外,為滿足牽引控制系統(tǒng)的需求,測速定位信號的精度要求相當(dāng)高。因此,測速定位信號傳輸?shù)乃俣取崟r
- 關(guān)鍵字: 嵌入式系統(tǒng) 單片機 DSP FPGA 磁浮列車 MCU和嵌入式微處理器
基于單片機P89C61X2的FPGA配置
- 引 言 大部分FPGA采用基于SRAM(靜態(tài)隨機存儲器)的查找表邏輯形成結(jié)構(gòu),就是用SRAM構(gòu)成邏輯函數(shù)發(fā)生器。SRAM工藝的芯片在掉電后信息就會丟失,需要外加一片專用配置芯片。在上電時,由這個專用配置芯片把數(shù)據(jù)加載到FPGA中,然后FPGA就可以正常工作。這就是在線可重配置ICR(In-Circuit Reconfigurability)方式。 Altera公司生產(chǎn)的具有ICR功能的APEX、FLEX10K、ACEX、FLEX6000等系列器件可以使用6種模式進行配置,即使用專用EP
- 關(guān)鍵字: 嵌入式系統(tǒng) 單片機 P89C61X2 FPGA 單板計算機
賽靈思隆重宣布亞太區(qū)總部新辦公大樓正式啟用
- 賽靈思公司日前在新加坡為亞太區(qū)總部新大樓正式啟用舉行了隆重的慶典儀式,彰顯了公司對高速發(fā)展的亞太市場所做的重要承諾。賽靈思亞太區(qū)新總部大樓坐落在樟宜商務(wù)園區(qū)內(nèi),占地兩萬平方米,可容納500名員工,裝配/測試設(shè)施的辦公空間比之前擴充了四倍,用來進行工藝開發(fā)的辦公空間較之前提升了三倍。 賽靈思董事會主席、總裁兼首席執(zhí)行官Wim Roelandts(羅蘭士)在揭幕儀式上公布了增加本地研發(fā)投資的計劃,而擴展總部辦公空間就是該計劃的第一步。賽靈思亞太區(qū)研發(fā)團隊成立于2007年1月,該團隊通過與
- 關(guān)鍵字: 消費電子 賽靈思 新加坡 FPGA 嵌入式
基于ARM和FPGA的全彩獨立視頻LED系統(tǒng)
- 引 言 目前顯示屏按數(shù)據(jù)的傳輸方式主要有兩類:一類是采用與計算機顯示同一內(nèi)容的實時視頻屏;另一類為通過USB、以太網(wǎng)等通信手段把顯示內(nèi)容發(fā)給顯示屏的獨立視頻源顯示屏,若采用無線通信方式,還可以隨時更新顯示內(nèi)容,靈活性高。此外,用一套嵌入式系統(tǒng)取代計算機來提供視頻源,既可以降低成本,又具有很高的可行性和靈活性,易于工程施工。因此,獨立視頻源LED顯示系統(tǒng)的需求越來越大。 本系統(tǒng)采用ARM+FPGA的架構(gòu),充分利用了ARM的超強處理能力和豐富的接口,實現(xiàn)真正的網(wǎng)絡(luò)遠程操作,因此不僅可以作為一般的LED顯
- 關(guān)鍵字: 嵌入式系統(tǒng) 單片機 ARM FPGA LED系統(tǒng) 發(fā)光二極管 LED
采用帶閃存結(jié)構(gòu)的FPGA對系統(tǒng)設(shè)計實現(xiàn)有效管理
- 隨著工藝幾何尺寸越來越小,電子器件趨向于采用多種電壓供電,因此越來越易受到電壓和溫度波動的影響,而且在所有電子系統(tǒng)設(shè)計中進行系統(tǒng)管理的重要性也不斷增強。表面上好象無關(guān)的一系列任務(wù)其實都是以確保系統(tǒng)的正常運作為目標(biāo),系統(tǒng)管理任務(wù)的重點就是使系統(tǒng)正常運行的時間最長、識別并傳送報警條件,以及記錄數(shù)據(jù)和報警的情況。面對由標(biāo)準(zhǔn)驅(qū)動的市場,OEM 廠商若要脫穎而出,當(dāng)中的關(guān)鍵要素是產(chǎn)品的可靠性和正常運行時間。 目前系統(tǒng)管理的實現(xiàn)使用大量分立器件 &n
- 關(guān)鍵字: 嵌入式系統(tǒng) 單片機 閃存結(jié)構(gòu) FPGA 嵌入式
SDRAM通用控制器的FPGA模塊化設(shè)計
- 引言 同步動態(tài)隨機存儲器(SDRAM),在同一個CPU時鐘周期內(nèi)即可完成數(shù)據(jù)的訪問和刷新,其數(shù)據(jù)傳輸速度遠遠大于傳統(tǒng)的數(shù)據(jù)存儲器(DRAM),被廣泛的應(yīng)用于高速數(shù)據(jù)傳輸系統(tǒng)中?;贔PGA的SDRAM控制器,以其可靠性高、可移植性強、易于集成的特點,已逐漸取代了以往的專用控制器芯片而成為主流解決方案。然而,SDRAM復(fù)雜的控制邏輯和要求嚴(yán)格的時序,成為開發(fā)過程中困擾設(shè)計人員主要因素,進而降低了開發(fā)速度,而且大多數(shù)的基于FPGA的SDR
- 關(guān)鍵字: 工業(yè)控制 嵌入式系統(tǒng) 單片機 FPGA SDRAM 嵌入式 工業(yè)控制
在NIOS-II系統(tǒng)中A/D數(shù)據(jù)采集接口的設(shè)計與實現(xiàn)
- 在FPGA系統(tǒng)中,實現(xiàn)對外部A/D數(shù)據(jù)采集電路的控制接口邏輯,由于其邏輯功能不是很復(fù)雜,因此可采用自定義的方式。采用這種方法進行設(shè)計有兩種途徑。①從軟件上去實現(xiàn)。這種方案將NIOS處理器作為一個主控制器,通過編寫程序來控制數(shù)據(jù)轉(zhuǎn)換電路。由于NIOS處理器的工作頻率相對于外部設(shè)備來說要高出許多,故此種方法會造成CPU資源極大的浪費;②用FPGA 的邏輯資源來實現(xiàn)A/D采集電路的控制邏輯。FPGA有著豐富的邏輯資源和接口資源,在其中實現(xiàn)并行的數(shù)據(jù)采集很少會受到硬件資源的限制,在功能上,設(shè)計的接口控制邏輯相當(dāng)于
- 關(guān)鍵字: 模擬技術(shù) 電源技術(shù) 0708_A 雜志_高校園地 NIOS-II 數(shù)據(jù)采集 模擬IC 電源
FPGA實現(xiàn)安全可靠的藍牙通信
- 藍牙技術(shù)注定會成為一項通用的低成本無線技術(shù),可適用于一系列范圍廣泛的數(shù)據(jù)通信應(yīng)用。但仍有兩個主要方面需要進一步的考慮,即有關(guān)藍牙通信中的數(shù)據(jù)安全性和數(shù)據(jù)完整性的問題。這兩個方面會限制藍牙技術(shù)的適用范圍。在設(shè)計無線產(chǎn)品時,通過采用可編程邏輯,可以使藍牙技術(shù)同時滿足數(shù)據(jù)安全性和完整性的要求。 藍牙數(shù)據(jù)安全性 藍牙標(biāo)準(zhǔn)定義了一系列安全機制,要求每個藍牙設(shè)備都要實現(xiàn)密鑰管理、認證以及加密等功能,從而為近距離無線通信提供基本的保護。此外,藍牙技術(shù)所采用的跳頻通信方式本身也是一個防止竊聽的有效安全
- 關(guān)鍵字: 嵌入式系統(tǒng) 單片機 FPGA 藍牙通信 嵌入式
3G系統(tǒng)中AGC的FPGA設(shè)計實現(xiàn)
- 1 引 言 大多數(shù)接收機必須處理動態(tài)范圍很大的信號,這需要進行增益調(diào)整,以防止過載或某級產(chǎn)生互調(diào),調(diào)整解調(diào)器的工作以優(yōu)化工作。在現(xiàn)代無線電接收裝置中。可變增益放大器是電控的,并且當(dāng)接收機中使用衰減器時,他們通常都是由可變電壓控制的連續(xù)衰減器??刂茟?yīng)該是平滑的并且與輸入的信號能量通常成對數(shù)關(guān)系(線性分貝)。在大多數(shù)情況下,由于衰落,AGC通常用來測量輸入解調(diào)器的信號電平,并且通過反饋控制電路把信號電平控制在要求的范同內(nèi)。 2 系統(tǒng)總體設(shè)計 在本設(shè)計中,前端TD_SCDMA的射頻信號RF輸入后,經(jīng)過
- 關(guān)鍵字: 通訊 無線 網(wǎng)絡(luò) 嵌入式系統(tǒng) 單片機 3G AGC FPGA 無線 通信
fpga-nios介紹
您好,目前還沒有人創(chuàng)建詞條fpga-nios!
歡迎您創(chuàng)建該詞條,闡述對fpga-nios的理解,并與今后在此搜索fpga-nios的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對fpga-nios的理解,并與今后在此搜索fpga-nios的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473