fpga-pwm 文章進(jìn)入fpga-pwm技術(shù)社區(qū)

FPGA實(shí)現(xiàn)OFDM水聲通信系統(tǒng)定時(shí)同步

FPGA實(shí)現(xiàn)OFDM水聲通信系統(tǒng)定時(shí)同步,引言　　正交頻分復(fù)用(Orthogonal Frequency Division Multiplexing，OFDM)技術(shù)是一種多載波調(diào)制技術(shù)，它將寬帶信道分解為相互正交的一組窄帶子信道，利用各個(gè)子信道進(jìn)行并行數(shù)據(jù)傳輸，因此其頻譜利用率高、抗多徑衰
關(guān)鍵字：系統(tǒng) 定時(shí) 同步通信水聲實(shí)現(xiàn) OFDM FPGA

摘要：誤碼測試儀是檢測通信系統(tǒng)可靠性的重要設(shè)備。傳統(tǒng)的誤碼測試儀基于CPLD和CPU協(xié)同工作，不僅結(jié)構(gòu)復(fù)雜，價(jià)格昂貴，而且不方便攜帶?；贔PGA的高速誤碼測試儀，采用FPGA來完成控制和測試模塊的一體化設(shè)計(jì)，提高了
關(guān)鍵字： FPGA 誤碼測試儀的設(shè)計(jì)

摘要：目前FIR濾波器的一般設(shè)計(jì)方法比較繁瑣，開發(fā)周期長，如果采用設(shè)計(jì)好的FIR濾波器的IP核，則開發(fā)效率大為提高。本方案基于Altera公司的CycloneⅡ系列芯片EP2C8Q208C8N，首先利用MATLAB中的濾波器函數(shù)fir2得出需產(chǎn)
關(guān)鍵字： FPGA FIR 濾波器性能

摘要：針對信號發(fā)生器時(shí)輸出頻率精度高和幅值可調(diào)的要求，采用直接數(shù)字頻率合成(DDS)技術(shù)，提出一種基于FPGA的幅值、頻率均可調(diào)的、高分辨率、高穩(wěn)定度的信號發(fā)生器設(shè)計(jì)方案。采用AT89S52單片機(jī)為控制器，控制FPGA產(chǎn)
關(guān)鍵字： FPGA 幅值信號發(fā)生器

摘要：介紹了QDPSK信號的優(yōu)點(diǎn)，并分析了其實(shí)現(xiàn)原理，提出一種QDPSK高性能數(shù)字調(diào)制器的FPGA實(shí)現(xiàn)方案。采用自頂向下的設(shè)計(jì)思想，將系統(tǒng)分成串／并變換器、差分編碼器、邏輯選相電路、四相載波發(fā)生器等4大模塊，用原理圖
關(guān)鍵字： QDPSK FPGA 調(diào)制器

S2C 日前宣布其Verification Module技術(shù)（專利申請中）已可用于其基于Xilinx的FPGA原型驗(yàn)證系統(tǒng)中。V6 TAI Verification Module可以實(shí)現(xiàn)在FPGA原型驗(yàn)證環(huán)境和用戶驗(yàn)證環(huán)境之間高速海量數(shù)據(jù)傳輸。用戶可以使用Xilinx ChipScope或者第三方調(diào)試環(huán)境，同時(shí)查看4個(gè)FPGA。另外，V6 TAI Verification Module還可以用于1.3M～4.7M ASIC門的原型設(shè)計(jì)。V6 TAI Verification Module具有PCIe G
關(guān)鍵字： S2C Xilinx FPGA

基于FPGA的混合信號驗(yàn)證流程,隨著SoC設(shè)計(jì)上的混合信號組件數(shù)量增加了，基本的功能驗(yàn)證對于硅初期能否成功也愈來愈重要。FPGA在系統(tǒng)整合難題上加入了一個(gè)新特點(diǎn)。在核心上，此新范例-可編程系統(tǒng)單芯片(programmable system chip,PSC)整合FPGA電閘
關(guān)鍵字：驗(yàn)證流程信號混合 FPGA 基于

基于FPGA的檢糾錯(cuò)邏輯算法的實(shí)現(xiàn),星載計(jì)算機(jī)系統(tǒng)中電子器件容易受到空間環(huán)境電磁場的輻射和重粒子的沖擊，從而導(dǎo)致器件運(yùn)行出錯(cuò)，特別是存儲器中數(shù)據(jù)容易出現(xiàn)錯(cuò)誤，需要具有檢糾錯(cuò)功能的電路模塊對其進(jìn)行糾正，以免造成嚴(yán)重的后果?；跐h明碼的糾錯(cuò)
關(guān)鍵字：算法實(shí)現(xiàn) 邏輯糾錯(cuò) FPGA 基于

音頻編解碼芯片接口的FPGA應(yīng)用,介紹了音頻編解碼芯片WM8731基于FPGA的接口電路的設(shè)計(jì)，包括芯片配置模塊與音頻數(shù)據(jù)接口模塊等，使得控制器只通過寄存器就可以方便地對其進(jìn)行操作。整個(gè)設(shè)計(jì)以VHDL和Verilog HDL語言在Max+Plus Ⅱ里實(shí)現(xiàn)，并進(jìn)行了驗(yàn)
關(guān)鍵字： FPGA 應(yīng)用接口芯片解碼音頻

引　言數(shù)字相關(guān)器作為軟件無線電的典型應(yīng)用，在擴(kuò)頻通信中成為必不可少的技術(shù)。在傳統(tǒng)的擴(kuò)頻通信中，采用模擬器件(如：聲表面波器) 來實(shí)現(xiàn)解擴(kuò)單元，而用數(shù)字相關(guān)器可以增加系統(tǒng)的靈活性和穩(wěn)定性，因此，對數(shù)字相關(guān)器
關(guān)鍵字：相關(guān) 數(shù)字實(shí)現(xiàn) FPGA DSP

DSP系統(tǒng)中PWM通道實(shí)現(xiàn)D/A轉(zhuǎn)換精度的分析方法,以PWM作為D/A的功能接口，分析了不同電路對轉(zhuǎn)換精度的影響，提出了以PWM接口輸出經(jīng)濾波電路獲得的精度與電路結(jié)構(gòu)及參數(shù)之間關(guān)系的分析方法，初步確定了理論上分析轉(zhuǎn)換精度的步驟與方法。并以TMS320F2812為例對其PWM通道實(shí)現(xiàn)D/A轉(zhuǎn)換擴(kuò)展功能的精度做了實(shí)例計(jì)算，驗(yàn)證了理論分析的可行性與準(zhǔn)確性。為磁懸浮數(shù)字控制系統(tǒng)的設(shè)計(jì)與預(yù)知其設(shè)計(jì)精度之間的關(guān)聯(lián)提供了理論基礎(chǔ)，可以為相關(guān)設(shè)計(jì)提供借鑒與參考。
關(guān)鍵字：轉(zhuǎn)換精度分析方法 D/A 實(shí)現(xiàn) 系統(tǒng) PWM 通道 DSP

在高壓變頻器中，為解決單元串聯(lián)多電平高壓變頻器中主控系統(tǒng)與功率單元之間存在的強(qiáng)弱電隔離，及功率單元與功率單元之間的電磁干擾問題，提出了采用光纖連接方法實(shí)現(xiàn)功率驅(qū)動(dòng)PWM信號的遠(yuǎn)距離傳送?！　”尘啊　≡谝苯?/li>
關(guān)鍵字： PWM 光纖功率驅(qū)動(dòng) 遠(yuǎn)距離傳送

　　Altera公司日前演示了使用FPGA的浮點(diǎn)DSP新設(shè)計(jì)流程，這是業(yè)界第一款基于模型的浮點(diǎn)設(shè)計(jì)工具，支持在FPGA中實(shí)現(xiàn)復(fù)數(shù)浮點(diǎn)DSP算法。伯克萊設(shè)計(jì)技術(shù)公司 (Berkeley Design Technology, Inc, BDTI) 進(jìn)行的獨(dú)立分析驗(yàn)證了能夠在Altera 的Stratix 和Arria FPGA系列中簡單方便的高效實(shí)現(xiàn)高性能浮點(diǎn)DSP設(shè)計(jì)。　　
關(guān)鍵字： Altera FPGA

在高可靠應(yīng)用領(lǐng)域，如果設(shè)計(jì)得當(dāng)，將不會存在類似于MCU的復(fù)位不可靠和PC可能跑飛等問題。CPLD/FPGA的高可靠性還...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費(fèi)電子 FPGA