首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga-pwm

準固定頻率滯環(huán)PWM電流模式控制方法的研究

  • 摘要:本文針對現(xiàn)有PWM電流模式控制方法的固定開關(guān)頻率與控制快速性之間的矛盾,提出了一種準固定頻率滯環(huán)PWM電流模式控制方法,這種控制方法在適當放寬對開關(guān)頻率的嚴格要求的條件下,使電流控制的快速性大大提高,同時保
  • 關(guān)鍵字： 控制  方法  研究  模式  電流  頻率  PWM  固定  

FIR濾波器的FPGA實現(xiàn)方法

  • 為了給實際應(yīng)用中選擇合適FIR濾波器的FPGA實現(xiàn)結(jié)構(gòu)提供參考，首先從FIR數(shù)字濾波器的基本原理出發(fā)，分析了FIR濾波器的結(jié)構(gòu)特點，然后分別介紹了基于FPGA的FIR濾波器的串行、并行、轉(zhuǎn)置型、FFT型和分布式結(jié)構(gòu)型的實現(xiàn)方法，對于各種實現(xiàn)的結(jié)構(gòu)做了分析、比較以及優(yōu)化處理，特別是對基于FFT的FIR濾波器與傳統(tǒng)卷積結(jié)構(gòu)進行了精確的數(shù)值計算比較，最后得出滿足于低階或高階的各種FIR濾波器實現(xiàn)結(jié)構(gòu)的適用范圍及其優(yōu)缺點，并針對實際工程應(yīng)用提出了下一步需解決的問題。
  • 關(guān)鍵字： FPGA  FIR  濾波器  實現(xiàn)方法    

基于FPGA的24×24位低功耗乘法器的設(shè)計

  • 通過對現(xiàn)有編碼算法的改進，提出一種新的編碼算法，它降低功耗的方法是通過減少部分積的數(shù)量來實現(xiàn)的。因為乘法器的運算主要是部分積的相加，因此，減少部分積的數(shù)量可以降低乘法器中加法器的數(shù)量，從而實現(xiàn)功耗的減低。在部分積的累加過程中．又對用到的傳統(tǒng)全加器和半加器進行了必要的改進，避免了CMOS輸入信號不必要的翻轉(zhuǎn)，從而降低了乘法器的動態(tài)功耗。通過在Altera公司的FPGA芯片EP2CTOF896C中進行功耗測試，給出了測試結(jié)果，并與現(xiàn)有的兩種編碼算法進行了比較。功耗分別降低3．5％和8．4％。
  • 關(guān)鍵字： FPGA  24位  低功耗  乘法器    

基于FPGA的多時鐘片上網(wǎng)絡(luò)設(shè)計

  • 本文介紹了一個基于FPGA 的高效率多時鐘的虛擬直通路由器，通過優(yōu)化中央仲裁器和交叉點矩陣，以爭取較小面積和更高的性能。同時，擴展路由器運作在獨立頻率的多時鐘NoC 架構(gòu)中，并在一個3×3Mesh 的架構(gòu)下實驗，分析其性能特點，比較得出多時鐘片上網(wǎng)絡(luò)具有更高的性能。
  • 關(guān)鍵字： FPGA  多時鐘  片上網(wǎng)絡(luò)    

基于DSP Builder數(shù)字信號處理器的FPGA設(shè)計

  • 針對使用硬件描述語言進行設(shè)計存在的問題，提出一種基于FPGA并采用DSP BuildIer作為設(shè)計工具的數(shù)字信號處理器設(shè)計方法。并按照Matlab／Simulink／DSP Builder／QuartusⅡ設(shè)計流程，設(shè)計了一個12階FIR低通數(shù)字濾波器，通過Quaxtus時序仿真及嵌入式邏輯分析儀signalTapⅡ硬件測試對設(shè)計進行了驗證。結(jié)果表明，所設(shè)計的FIR濾波器功能正確，性能良好。
  • 關(guān)鍵字： Builder  FPGA  DSP  數(shù)字信號處理器    

采用MAX II器件實現(xiàn)FPGA設(shè)計安全解決方案

  • 　本文提供的解決方案可防止FPGA設(shè)計被拷貝，即使配置比特流被捕獲，也可以保證FPGA設(shè)計的安全性。通過在握手令牌由MAX II器件傳送給FPGA之前，禁止用戶設(shè)計功能來實現(xiàn)這種安全性。選用MAX II器件來產(chǎn)生握手令牌，這是因為該器件具有非易失性，關(guān)電時可保持配置數(shù)據(jù)。而且，對于這種應(yīng)用，MAX II器件是最具成本效益的CPLD。本文還介紹了采用這種方案的一個參考設(shè)計。
  • 關(guān)鍵字： FPGA  MAX  器件  方案    

擴頻通信芯片STEL-2000A的FPGA實現(xiàn)

  • 針對傳統(tǒng)集成電路(ASIC)功能固定、升級困難等缺點，利用FPGA實現(xiàn)了擴頻通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核實現(xiàn)NCO模塊，在下變頻模塊調(diào)用了硬核乘法器并引入CIC濾波器進行低通濾波，給出了DQPSK解調(diào)的原理和實現(xiàn)方法，推導出一種簡便的引入π／4固定相移的實現(xiàn)方法。采用模塊化的設(shè)計方法使用VHDL語言編寫出源程序，在VIrtex-II Pro開發(fā)板上成功實現(xiàn)了整個系統(tǒng)。測試結(jié)果表明該系統(tǒng)正確實現(xiàn)了STEL-2000A的核心功能。
  • 關(guān)鍵字： STEL  2000  FPGA  擴頻通信    

基于FPGA的光纖光柵解調(diào)系統(tǒng)的研究

  • 波長信號的解調(diào)是實現(xiàn)光纖光柵傳感網(wǎng)絡(luò)的關(guān)鍵，基于現(xiàn)有的光纖光柵傳感器解調(diào)方法，提出一種基于FPGA的雙匹配光纖光柵解調(diào)方法，此系統(tǒng)是一種高速率、高精度、低成本的解調(diào)系統(tǒng)，并且通過引入雙匹配光柵有效地克服了雙值問題同時擴大了檢測范圍。分析了光纖光柵的測溫原理并給出了該方案軟硬件設(shè)計，綜合考慮系統(tǒng)的解調(diào)精度和FPGA的處理速度給出了基于拉格朗日的曲線擬合算法。
  • 關(guān)鍵字： FPGA  光纖光柵  解調(diào)系統(tǒng)    

Altera發(fā)布28nm器件系列產(chǎn)品

  • 　　為滿足用戶的多種設(shè)計需求，Altera公司 今天發(fā)布其28-nm器件系列產(chǎn)品，為業(yè)界提供最全面的器件選擇。Altera在Cyclone V和Arria V FPGA新系列、最新擴展的Stratix V FPGA以及此前發(fā)布的HardCopy V ASIC系列中為用戶提供突出不同產(chǎn)品優(yōu)勢的解決方案。 　　
  • 關(guān)鍵字： Altera  Stratix V FPGA  

基于FPGA和PCI的高精度測速板卡的設(shè)計與實現(xiàn)

  • 摘要：經(jīng)典的碼盤數(shù)字測速方法有M法、T法、M／T法，但都有一定的不足。為了克服原有方法的不足，設(shè)計并實現(xiàn)了一種在較大速度范圍都有良好精度和良好快速性的測速方法。電路采用FPGA實現(xiàn)，測速得到的數(shù)據(jù)通過PCI總線從
  • 關(guān)鍵字： FPGA  PCI  高精度  測速    

基于FPGA的超聲診斷儀動態(tài)濾波器的設(shè)計

  • 采用FPGA的模擬動態(tài)濾波器，在結(jié)構(gòu)上簡易，性能上穩(wěn)定，測試和設(shè)計都十分的方便。FPGA的使用，能根據(jù)具體要求很方便的改變控制信號，同時實現(xiàn)超聲診斷儀中多個模塊并行工作，也為以后的更多模擬部分數(shù)字化提供了基礎(chǔ)。
  • 關(guān)鍵字： FPGA  超聲診斷儀  動態(tài)  濾波器    

基于FPGA的CCD相機時序發(fā)生器的設(shè)計

  • 本文分析了IL-E2型TDI-CCD 芯片的工作過程和對驅(qū)動信號的要求，在此基礎(chǔ)上設(shè)計出合理的時序電路， 為了滿足在實際工作中像移速度異速匹配的要求，在時序電路的設(shè)計中時序發(fā)生部分是可調(diào)的。這種設(shè)計方案簡單、可靠、實用。
  • 關(guān)鍵字： FPGA  CCD  相機  時序    

PWM 控制器 UCC2580的原理和應(yīng)用

  • 介紹了PWM控制器UCC2580的基本原理及內(nèi)部組成，詳細說明了它的一種典型應(yīng)用。...
  • 關(guān)鍵字： UCC2580  PWM  有源箝位  

基于FPGA+ DSP的實時圖像處理系統(tǒng)設(shè)計與實現(xiàn)

  • 基于FPGA+ DSP的實時圖像處理系統(tǒng)設(shè)計與實現(xiàn),摘 要: 針對圖像處理系統(tǒng)計算量大、實時性高和體積小的要求， 研制了一種以DSP為主處理器FPGA 為輔處理器的高性能實時圖像處理系統(tǒng)。利用這兩種芯片的各自特點， 將算法分成兩部分分別交由FPGA 和DSP處理， 大大提高
  • 關(guān)鍵字： FPGA，DSP  
共7210條 324/481 |‹ « 322 323 324 325 326 327 328 329 330 331 » ›|

fpga-pwm介紹

您好，目前還沒有人創(chuàng)建詞條fpga-pwm!
歡迎您創(chuàng)建該詞條，闡述對fpga-pwm的理解，并與今后在此搜索fpga-pwm的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473