首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> fpga-pwm

FPGA電源的旁路電容值計(jì)算

  • 隨著速度更快密度更高的FPGA器件的出現(xiàn),保持信號(hào)完整性就成為高可靠,可重復(fù)性設(shè)計(jì)的關(guān)鍵.合適的電源旁路和退偶設(shè)計(jì)能夠改善整個(gè)設(shè)計(jì)的信號(hào)完整性.
  • 關(guān)鍵字: 計(jì)算  電容  旁路  電源  FPGA  

基于FPGA的PROFIBUS-DP集線器設(shè)計(jì)

  • 摘要:給出了用PROFIBUS―DP HUB來改變現(xiàn)場(chǎng)總線拓?fù)浣Y(jié)構(gòu)的設(shè)計(jì)方案,并對(duì)數(shù)據(jù)轉(zhuǎn)發(fā)方法進(jìn)行比較。描述了DP協(xié)議傳輸?shù)母袷?,重點(diǎn)介紹并分析了兩種幀結(jié)束檢測(cè)方法及其優(yōu)劣,最后通過八通道DP HUB的實(shí)例來說明了整個(gè)設(shè)計(jì)
  • 關(guān)鍵字: 設(shè)計(jì)  集線器  PROFIBUS-DP  FPGA  基于  

基于FPGA的Viterbi譯碼器設(shè)計(jì)

  • 摘要:卷積碼及其Viterbi譯碼是現(xiàn)代通信系統(tǒng)中常用的一種信道編碼方法。文中介紹了Viterbi譯碼算法的原理,分析了Viterbi譯碼器的結(jié)構(gòu),然后用Verilog語言設(shè)計(jì)了一種基于Altera公司的EP3C120F780C8芯片的(2,l,7)Vi
  • 關(guān)鍵字: Viterbi  FPGA  譯碼器    

基于FPGA的LDPC編碼設(shè)計(jì)

  • 針對(duì)低密度奇偶校驗(yàn)碼(簡(jiǎn)稱LDPC碼)的直接編碼運(yùn)算量較大、復(fù)雜度高,根據(jù)RicIlarclson和Urbanke(RU)建議的編碼方案,介紹一種適于在FPGA上實(shí)現(xiàn),利用有效校驗(yàn)矩陣來降低編碼復(fù)雜度的LDPC編碼方案,給出了編碼器設(shè)計(jì)實(shí)現(xiàn)的原理和編碼器的結(jié)構(gòu)和基本組成。在QuartusⅡ7.2軟件平臺(tái)上采用基于FPGA的VHDL語言實(shí)現(xiàn)了有效的編碼過程。結(jié)果表明:此方案在保證高效可靠傳輸?shù)耐瑫r(shí)降低了實(shí)現(xiàn)的復(fù)雜度。這種編碼方案可靈活應(yīng)用于不同的校驗(yàn)矩陣H,碼長(zhǎng)和碼率的系統(tǒng)中。
  • 關(guān)鍵字: FPGA  LDPC  編碼    

一種基站溫控儀的設(shè)計(jì)

  • 本文介紹了基站室內(nèi)溫度控制的方法。其原理是根據(jù)室外溫度低于室內(nèi)溫度的溫度差,通過PWM對(duì)風(fēng)機(jī)調(diào)速,實(shí)現(xiàn)室內(nèi)外氣體交換,達(dá)到了降低基站內(nèi)部溫度的目的。另外該溫控儀具備RS-485通信功能,上位機(jī)通過RS-485總線可以集中檢測(cè)、控制、維護(hù)多臺(tái)溫控儀。
  • 關(guān)鍵字: 時(shí)代民芯  傳感器  溫控儀  PWM  LCD  

使用Xilinx FPGA適應(yīng)不斷變化的廣播視頻潮流

  • 使用Xilinx FPGA適應(yīng)不斷變化的廣播視頻潮流, 電視臺(tái)的演播室需要在不替換龐大的以同軸電纜構(gòu)建的基礎(chǔ)架構(gòu)的情況下,將模擬音頻和視頻轉(zhuǎn)換為數(shù)字音頻和視頻,這樣就逐漸形成了傳輸非壓縮標(biāo)清視頻的串行數(shù)字接口(SDI)協(xié)議。如今,出于重新利用同軸電纜的同樣目的
  • 關(guān)鍵字: 廣播  視頻  潮流  變化  不斷  Xilinx  FPGA  適應(yīng)  模擬  編解碼器  音頻  

基于DSP與FPGA的全姿態(tài)指引儀圖形顯示系統(tǒng)設(shè)計(jì)

  • 基于DSP與FPGA的全姿態(tài)指引儀圖形顯示系統(tǒng)設(shè)計(jì),摘要:針對(duì)機(jī)載電子全姿態(tài)指引儀顯示圖形信息的特征及其變化特點(diǎn),在系統(tǒng)初始化時(shí)將圖形內(nèi)容分為背景層、填充層和動(dòng)態(tài)字符層三層,運(yùn)算過程中只改變根據(jù)參數(shù)變化的填充層和字符層;將圖形運(yùn)算過程分為圖形輪廓生成和
  • 關(guān)鍵字: 圖形  顯示系統(tǒng)  設(shè)計(jì)  指引  姿態(tài)  DSP  FPGA  A/D轉(zhuǎn)換  

基于FPGA的DDR內(nèi)存條的控制

  • 摘要:隨著數(shù)據(jù)存儲(chǔ)量的日益加大以及存儲(chǔ)速度的加快,大容量的高速存儲(chǔ)變得越來越重要。內(nèi)存條既能滿足大容量的存儲(chǔ)又能滿足讀寫速度快的要求,這樣使得對(duì)內(nèi)存條控制的應(yīng)用越來越廣泛。首先介紹了內(nèi)存條的工作原
  • 關(guān)鍵字: FPGA  DDR  內(nèi)存條    

基于FPGA的多路視頻通道控制

  • 根據(jù)織布機(jī)告警系統(tǒng)的需求,提出一種開關(guān)設(shè)計(jì)思想,闡述開關(guān)設(shè)計(jì)過程中遇到的問題以及解決方法。首先在FPGA中設(shè)計(jì)一個(gè)開關(guān)控制信號(hào),利用這個(gè)信號(hào)結(jié)合雙口RAM中的編碼數(shù)據(jù)識(shí)別兩個(gè)撥動(dòng)開關(guān)狀態(tài),從而達(dá)到控制多路視頻通道的目的,使本告警系統(tǒng)更方便的應(yīng)用于實(shí)際工業(yè)中。介紹整個(gè)控制系統(tǒng)的工作原理,給出硬件結(jié)構(gòu)圖和軟件設(shè)計(jì)過程,然后利用QuartusⅡ中的SignalTapⅡLogic Analyzer工具對(duì)控制信號(hào)進(jìn)行實(shí)時(shí)采樣分析,最后在織布機(jī)告警系統(tǒng)中成功實(shí)現(xiàn)視頻通道控制功能。
  • 關(guān)鍵字: FPGA  多路  視頻  通道控制    

高成本效益的AC感應(yīng)電機(jī)轉(zhuǎn)差控制優(yōu)化方案

  • 隨著AC感應(yīng)電機(jī)成為工業(yè)電機(jī)的首選,全方位降低設(shè)計(jì)功耗的需求不斷涌現(xiàn),因此提高這些電機(jī)的效率變得非常重...
  • 關(guān)鍵字: FPGA  AC感應(yīng)電機(jī)  

FPGA的并行多通道激勵(lì)信號(hào)產(chǎn)生模塊

  • 本文以并行多通道信號(hào)產(chǎn)生模型為依據(jù),設(shè)計(jì)并實(shí)現(xiàn)了以FPGA為核心器件的并行多通道信號(hào)產(chǎn)生模塊,主要包括FPGA系統(tǒng)設(shè)計(jì)和多通道波形產(chǎn)生模塊設(shè)計(jì)。通過模塊測(cè)試后發(fā)現(xiàn),該模塊具備產(chǎn)生高質(zhì)量并行多通道激勵(lì)信號(hào)的能力。
  • 關(guān)鍵字: FPGA  并行  多通道  激勵(lì)    

整合ARM、FPGA與可編程模擬電路設(shè)計(jì)的單芯片技術(shù)

  • 整合ARM、FPGA與可編程模擬電路設(shè)計(jì)的單芯片技術(shù),如果世上真的有典型或者通用的嵌入式系統(tǒng)應(yīng)用,主流半導(dǎo)體公司的產(chǎn)品目錄一定會(huì)薄很多?,F(xiàn)在設(shè)計(jì)人員不僅要從多種處理器架構(gòu)中進(jìn)行選擇(大多數(shù)嵌入式系統(tǒng)設(shè)計(jì)都以處理器內(nèi)核為中心),而且外設(shè)、通信端口和模擬功能組
  • 關(guān)鍵字: 電路設(shè)計(jì)  單芯片  技術(shù)  模擬  可編程  ARM  FPGA  整合  

在FPGA設(shè)計(jì)中使用Precision RTL 綜合實(shí)例

  • 在FPGA設(shè)計(jì)中使用Precision RTL 綜合實(shí)例,數(shù)字濾波器通常分成有限脈沖響應(yīng)(finite impulse response,也就是FIR)和
    無限脈沖響應(yīng)(infinite impulse response,也就是IIR)兩大類。FIR 濾波器相對(duì)
    于IIR濾波器而言,優(yōu)點(diǎn)是相位線性和性能穩(wěn)定,應(yīng)用范圍廣
  • 關(guān)鍵字: 綜合  實(shí)例  RTL  Precision  設(shè)計(jì)  使用  FPGA  

開關(guān)電源中PWM芯片待機(jī)功能的研究

  • 1 引言 待機(jī)是指產(chǎn)品已連接到電源上,但處于未運(yùn)行在其主要功能時(shí)的狀態(tài)。待機(jī)的目的就是要降低電源在空載或輕載時(shí)的損耗。隨著電器和網(wǎng)絡(luò)產(chǎn)品的普及,電子產(chǎn)品待機(jī)狀態(tài)下的耗電量越來越引起國(guó)際節(jié)能,環(huán)保組織和
  • 關(guān)鍵字: 功能  研究  待機(jī)  芯片  PWM  開關(guān)電源  

Altera榮獲TechAmerica基金會(huì)“美國(guó)技術(shù)獎(jiǎng)”

  •   Altera公司(NASDAQ: ALTR)今天宣布,Stratix® IV GT FPGA榮獲TechAmerica基金會(huì)電子元器件類的美國(guó)技術(shù)獎(jiǎng)。TechAmerica認(rèn)為Altera的Stratix IV GT FPGA在技術(shù)上非常出眾,它專為滿足當(dāng)今寬帶系統(tǒng)的性能和系統(tǒng)帶寬需求而設(shè)計(jì)。   6月16號(hào)在華盛頓舉行的第八屆年度技術(shù)和政府晚宴上,Altera獲得了該獎(jiǎng)項(xiàng)。在該活動(dòng)中,數(shù)百名各行業(yè)、國(guó)會(huì)和政府領(lǐng)導(dǎo)人慶祝了業(yè)界和政府之間的合作。美國(guó)技術(shù)獎(jiǎng)獲獎(jiǎng)?wù)叽砹擞蓸I(yè)界專家和技術(shù)同行選出的
  • 關(guān)鍵字: Altera  FPGA  Stratix  
共7210條 355/481 |‹ « 353 354 355 356 357 358 359 360 361 362 » ›|

fpga-pwm介紹

您好,目前還沒有人創(chuàng)建詞條fpga-pwm!
歡迎您創(chuàng)建該詞條,闡述對(duì)fpga-pwm的理解,并與今后在此搜索fpga-pwm的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473