fpga-pwm 文章進(jìn)入fpga-pwm技術(shù)社區(qū)

誰(shuí)會(huì)在代工投資“盛宴”中缺席？

　　在前3年之前全球代工總是在看前4大的動(dòng)向，包括臺(tái)積電、聯(lián)電、中芯國(guó)際及特許。然而，臺(tái)積電一家獨(dú)大，聯(lián)電居老二似乎也相安無(wú)事。　　自AMD分出Globalfoundries，及ATIC又兼并特許，再把Globalfoundries與特許合并在一起。表面上看少了一個(gè)特許，實(shí)際上由于Globalfoundries在其金主支持下積極建新廠，在代工業(yè)界引發(fā)了波浪,至少誰(shuí)將成為老二成為話題。　　加上存儲(chǔ)器大享三星近期開(kāi)始投資代工，放言要接高通的手機(jī)芯片訂單;加上fabless大廠Xilinx改變策略，把2
關(guān)鍵字：臺(tái)積電 FPGA 28nm

子帶分解的自適應(yīng)濾波器的FPGA實(shí)現(xiàn)

基于子帶分解的自適應(yīng)濾波器在提高收斂性能的同時(shí)又可以節(jié)省一定的計(jì)算量。采用Altera公司的仿真軟件Altera DSP Builder和QuartusⅡ7．2進(jìn)行子帶分解的NLMS算法的自適應(yīng)濾波器現(xiàn)場(chǎng)可編程門(mén)陣列設(shè)計(jì)，利用Simulink和ModelSim對(duì)設(shè)計(jì)方案進(jìn)行了模型仿真和功能仿真，達(dá)到較好的效果。
關(guān)鍵字： FPGA 分解自適應(yīng)濾波器

基于FPGA的RS485接口誤碼測(cè)試儀的設(shè)計(jì)和實(shí)現(xiàn)

介紹了一種基于FPGA的誤碼測(cè)試儀的設(shè)計(jì)原理、實(shí)現(xiàn)過(guò)程及調(diào)試經(jīng)驗(yàn)。該誤碼測(cè)試系統(tǒng)使用RS485接口，具有原理簡(jiǎn)單、接口獨(dú)特、功能豐富等特點(diǎn)，系統(tǒng)具有較好的可擴(kuò)展性。
關(guān)鍵字： FPGA 485 RS 接口

常用FPGA/CPLD四種設(shè)計(jì)技巧

常用FPGA/CPLD四種設(shè)計(jì)技巧,FPGA/CPLD的設(shè)計(jì)思想與技巧是一個(gè)非常大的話題，本文僅介紹一些常用的設(shè)計(jì)思想與技巧，包括乒乓球操作、串并轉(zhuǎn)換、流水線操作和數(shù)據(jù)接口的同步方法。希望本文能引起工程師們的注意，如果能有意識(shí)地利用這些原則指導(dǎo)日
關(guān)鍵字：技巧設(shè)計(jì) FPGA/CPLD 常用

采用NE5560使電路簡(jiǎn)化的PWM直流伺服電路

電路的功能線性驅(qū)動(dòng)直流伺服電機(jī)時(shí)，如輸出晶體管的功率下降，發(fā)熱量就會(huì)增加。大功率條件下，大多采用象本電路那樣的脈沖調(diào)幅驅(qū)動(dòng)方式。通過(guò)晶體管的開(kāi)關(guān)切換作用來(lái)提高功率控制發(fā)熱。PWM電路也可采用分立元件組成。
關(guān)鍵字： 5560 PWM 電路 NE

可在1％~99％范圍內(nèi)數(shù)字式設(shè)定占空比的高精度PWM波

電路的功能關(guān)于PWM波的產(chǎn)生，采用最多的方法是用電壓比較器把要調(diào)制的信號(hào)與線性好的三角波進(jìn)行比較。本電路可用數(shù)字據(jù)以1%為1檔在1%~99%范圍內(nèi)準(zhǔn)確無(wú)誤而穩(wěn)定地控制占空比。因此，它可用作校準(zhǔn)、調(diào)整PWM解調(diào)電路或作
關(guān)鍵字： PWM 99 數(shù)字式設(shè)定

可實(shí)現(xiàn)快速鎖定的FPGA片內(nèi)延時(shí)鎖相環(huán)設(shè)計(jì)

摘要：延時(shí)鎖相環(huán)(DLL)是一種基于數(shù)字電路實(shí)現(xiàn)的時(shí)鐘管理技術(shù)。DLL可用以消除時(shí)鐘偏斜，對(duì)輸入時(shí)鐘進(jìn)行分頻、倍頻、移相等操作。文中介紹了FPGA芯片內(nèi)DLL的結(jié)構(gòu)和設(shè)計(jì)方案，在其基礎(chǔ)上提出可實(shí)現(xiàn)快速鎖定的延時(shí)鎖相環(huán)
關(guān)鍵字： FPGA 延時(shí) 鎖相環(huán)

AEMB軟核處理器的SoC系統(tǒng)驗(yàn)證平臺(tái)的構(gòu)建

SoC芯片的規(guī)模一般遠(yuǎn)大于普通的ASIC，同時(shí)深亞微米工藝帶來(lái)的設(shè)計(jì)困難等使得SoC設(shè)計(jì)的復(fù)雜度大大提高。仿...
關(guān)鍵字： FPGA SoC 系統(tǒng)驗(yàn)證平臺(tái) AEMB 軟核處理器

基于FPGA的RS485接口誤碼測(cè)試儀的設(shè)計(jì)

摘要：介紹了一種基于FPGA的誤碼測(cè)試儀的設(shè)計(jì)原理、實(shí)現(xiàn)過(guò)程及調(diào)試經(jīng)驗(yàn)。該誤碼測(cè)試系統(tǒng)使用RS485接口...
關(guān)鍵字： FPGA RS485 誤碼測(cè)試儀

使用SignalTap II邏輯分析儀調(diào)試FPGA

摘要：本文介紹了可編程邏輯器件開(kāi)發(fā)工具Quartus II 中SingalTap II 嵌入式邏輯分析器的使用，并給出一個(gè)具體的設(shè)計(jì)實(shí)例，詳細(xì)介紹使用SignalTap II對(duì)FPGA調(diào)試的具體方法和步驟。
關(guān)鍵字： SignalTap；硬件調(diào)試
關(guān)鍵字： SignalTap FPGA 邏輯分析儀調(diào)試

復(fù)用器重構(gòu)降低FPGA成本

摘要：本文介紹了一種新的復(fù)用器重構(gòu)算法，能夠降低FPGA實(shí)際設(shè)計(jì)20％的成本。該算法通過(guò)減少?gòu)?fù)用器所需查找表（LUT）的數(shù)量來(lái)實(shí)現(xiàn)。算法以效率更高的4:1復(fù)用器替代2:1復(fù)用器樹(shù)。算法性能的關(guān)鍵在于尋找總線上出現(xiàn)的
關(guān)鍵字： FPGA 復(fù)用器

利用FPGA和CPLD數(shù)字邏輯實(shí)現(xiàn)ADC

數(shù)字系統(tǒng)的設(shè)計(jì)人員擅長(zhǎng)在其印制電路板上用FPGA和CPLD將各種處理器、存儲(chǔ)器和標(biāo)準(zhǔn)的功能元件粘合在一起來(lái)實(shí)現(xiàn)數(shù)字設(shè)計(jì)。除了這些數(shù)字功能之外，F(xiàn)PGA和CPLD還可以使用LVDS輸入、簡(jiǎn)單的電阻電容(RC)電路和一些FPGA或CP
關(guān)鍵字： FPGA CPLD ADC 數(shù)字邏輯

基于Actel FPGA的VGA顯示控制方案

　　目前無(wú)論是工控產(chǎn)品還是消費(fèi)產(chǎn)品，在需要用到大屏幕的場(chǎng)合最常使用的是基于VGA接口的顯示器。VGA接口的顯示器具有顯示分辨率大、顯示圖像細(xì)膩、彩色效果突出等特點(diǎn)。正是由于這些優(yōu)點(diǎn)，VGA接口的控制器廣泛應(yīng)用于各種終端設(shè)備、醫(yī)療儀器、汽車(chē)電子、消費(fèi)電子等領(lǐng)域。　　1.VGA簡(jiǎn)介　　VGA是視頻圖形陣列(Video Graphics Array)的簡(jiǎn)稱(chēng)，是IBM于1987年提出的一個(gè)使用模擬信號(hào)的圖形顯示標(biāo)準(zhǔn)。最初的VGA標(biāo)準(zhǔn)最大只能支持640*480分辨率的顯示器，而為了適應(yīng)大屏幕的應(yīng)用，視頻
關(guān)鍵字： Actel FPGA VGA接口 201005

可編程和自營(yíng)業(yè)務(wù)是提升利潤(rùn)的竅門(mén)

　　在芯片市場(chǎng)，很多廠商在追逐著摩爾定律，例如CPU、存儲(chǔ)器、FPGA等產(chǎn)品靠工藝的進(jìn)步來(lái)降低單位成本，靠大批量通用產(chǎn)品來(lái)獲利。除此之外，另一種可取的方法是做高附加價(jià)值產(chǎn)品。不久前，Cypress公司市場(chǎng)傳訊部高級(jí)總監(jiān)Joseph L. McCarthy向本刊介紹了該公司這幾年的戰(zhàn)略轉(zhuǎn)型：該公司正從做通用產(chǎn)品轉(zhuǎn)為可編程器件和自營(yíng)產(chǎn)品上來(lái)(圖1)，2009年可編程和自營(yíng)產(chǎn)品比例已達(dá)到81%。這兩部分可使產(chǎn)品的單價(jià)上升，產(chǎn)生更高的利潤(rùn)。　　PSoC/觸控可編程戰(zhàn)略　　為了實(shí)施可編程戰(zhàn)略，2003年
關(guān)鍵字： Cypress 摩爾定律 CPU 存儲(chǔ)器 FPGA 201005

半導(dǎo)體訂單增長(zhǎng)背后的隱患

　　DSP 漲價(jià)、FPGA漲價(jià)、放大器漲價(jià)，沒(méi)有一個(gè)不漲價(jià)的半導(dǎo)體器件。而據(jù)筆者調(diào)查，目前，很多客戶由于持續(xù)延長(zhǎng)的訂貨周期，不得不采取雙重訂貨方式，近期華爾街分析師指出，目前可編程邏輯商賽靈思正在面臨著這種風(fēng)險(xiǎn)。　　JP摩根的分析師ChristopherDanely在5月18日的一份報(bào)告中指出，部分Virtex-5的供貨周期由4至6周已延長(zhǎng)至10周以上。　　實(shí)際上不少華爾街的分析師近幾周來(lái)紛紛發(fā)表報(bào)告，稱(chēng)擔(dān)心FPGA供應(yīng)商Xilinx及Altera的庫(kù)存情況，不過(guò)某些人士卻認(rèn)為不必為此擔(dān)心。賽靈思
關(guān)鍵字：半導(dǎo)體 FPGA