首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> fpga-to-asic

低成本人機(jī)交互設(shè)計(jì)：基于FPGA的體感游戲

  • 體感游戲是視覺(jué)與本體感覺(jué)和動(dòng)作控制的集合，伴隨著虛擬現(xiàn)實(shí)技術(shù)的迅猛發(fā)展，正逐步走入市場(chǎng)。為了達(dá)到視覺(jué)、運(yùn)動(dòng)相結(jié)合的目的，采用加速度傳感器與VGA顯示器相結(jié)合的方法，通過(guò)戴有速度手套的手的運(yùn)動(dòng)來(lái)完成對(duì)游戲
  • 關(guān)鍵字： 加速度傳感器    FPGA    VGA    體感游戲  

關(guān)于可編程邏輯，你可能已經(jīng)遺忘的8件事

  • 曾幾何時(shí)，原理圖就是工程師們的一切，一張羊皮圖紙，一支自動(dòng)鉛筆，一把直尺，一個(gè)綠色邏輯模版，一塊橡皮擦，一塊金屬擦除模板，直到上世紀(jì)80年代，計(jì)算機(jī)的出現(xiàn)，使原理圖的制作技術(shù)得到了一個(gè)大的飛躍。到上世紀(jì)
  • 關(guān)鍵字： 可編程邏輯    FPGA    FPLA  

基于FPGA的水聲信號(hào)采集與存儲(chǔ)系統(tǒng)設(shè)計(jì)

  • 摘要：為實(shí)現(xiàn)對(duì)水聲信號(hào)的多通道同步采集并存儲(chǔ)，提出了一種基于FPGA的多通道信號(hào)同步采集、高速大容量實(shí)時(shí)存儲(chǔ)的系統(tǒng)設(shè)計(jì)方案，并完成系統(tǒng)的軟硬件設(shè)計(jì)。該系統(tǒng)的硬件部分采用模塊化設(shè)計(jì)，通過(guò)FPGA豐富的外圍接口實(shí)
  • 關(guān)鍵字： FPGA  水聲信號(hào)  同步采集  高速存儲(chǔ)  

便攜式邏輯分析儀的設(shè)計(jì)與實(shí)現(xiàn)

  • 摘要 介紹一種16通道便攜式邏輯分析儀，通過(guò)FPGA將高速數(shù)據(jù)采樣并緩存，采用USB控制芯片和FPCA協(xié)同控制將數(shù)據(jù)通過(guò)USB接口發(fā)送到電腦的上位機(jī)上顯示，簡(jiǎn)化了以往邏輯分析儀硬件電路部分，降低了邏輯分析儀的成本且便
  • 關(guān)鍵字： 邏輯分析儀  USB接口  FPGA  FIFO傳輸  

利用信號(hào)平均技術(shù)，消除噪聲干擾，提升重復(fù)信號(hào)采樣的精準(zhǔn)度

  • 許多高速數(shù)據(jù)采集應(yīng)用，如激光雷達(dá)或光纖測(cè)試等，都需要從嘈雜的環(huán)境中采集小的重復(fù)信號(hào)，因此對(duì)于數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)來(lái)說(shuō)，最大的挑戰(zhàn)就是如何最大限度地減少噪聲的影響。利用信號(hào)平均技術(shù)，可以讓您的測(cè)量測(cè)試系統(tǒng)
  • 關(guān)鍵字： FPGA  DSP  PCIe-9852  網(wǎng)絡(luò)通信  多媒體處理  

通過(guò)FPGA設(shè)計(jì)安全的高級(jí)輔助駕駛系統(tǒng)

  • 隨著道路上汽車(chē)數(shù)量的增加，我們需要更多的技術(shù)來(lái)進(jìn)一步減少交通事故。過(guò)去幾年，基于雷達(dá)和攝像機(jī)的新系統(tǒng)功能的出現(xiàn)使駕駛更加安全。很多高級(jí)輔助駕駛系統(tǒng)(ADAS)應(yīng)用，如自動(dòng)巡航控制、道路偏離報(bào)警、交通信號(hào)標(biāo)志
  • 關(guān)鍵字： FPGA  駕駛系統(tǒng)  汽車(chē)電子  

基于DSP Builder的CIC梳狀濾波器的設(shè)計(jì)

  • 摘要：CIC梳狀濾波器具有結(jié)構(gòu)簡(jiǎn)單、規(guī)整，占用存儲(chǔ)量小，不需要乘法器，實(shí)現(xiàn)簡(jiǎn)單且速度高等特點(diǎn)，在高速抽取或插值系統(tǒng)應(yīng)用廣泛。采用DSP Builder軟件工具，在Simulink平臺(tái)上構(gòu)建了一級(jí)4階CIC梳狀濾波器仿真模型，通
  • 關(guān)鍵字： DSP Builder  FPGA  CIC梳狀濾波器  仿真模型  

FPGA 101：計(jì)算復(fù)雜數(shù)學(xué)函數(shù)

  • 由于其靈活性與高性能，F(xiàn)PGA已經(jīng)在眾多需要計(jì)算復(fù)雜數(shù)學(xué)題或傳遞函數(shù)的工業(yè)、科研、軍事及其它應(yīng)用中找到用武之地?？量痰木纫笈c計(jì)算時(shí)延在更關(guān)鍵的應(yīng)用中并不少見(jiàn)。在采用FPGA實(shí)現(xiàn)數(shù)學(xué)函數(shù)時(shí)，工程師一般選擇定
  • 關(guān)鍵字： FPGA  函數(shù)  

關(guān)于Spartan-3E的低成本顯示器解決方案

  • 曾幾何時(shí)，高清晰度平板顯示電視機(jī)對(duì)普通消費(fèi)者來(lái)說(shuō)價(jià)格高昂。如今，它們已能夠被經(jīng)濟(jì)地大量生產(chǎn)，而且價(jià)格能為大多數(shù)家庭所接受。顯示板制造商正在擴(kuò)大生產(chǎn)能力，以滿(mǎn)足需求并促進(jìn)更高的消費(fèi)量。根據(jù) iSuppli 公司
  • 關(guān)鍵字： Spartan-3E  FPGA  

基于MSP430與FPGA的多功能數(shù)字頻率儀設(shè)計(jì)*

  • 本文采用以FPGA為主，MSP430為輔的框架系統(tǒng)處理方式設(shè)計(jì)了多功能數(shù)字頻率儀。該裝置采用低頻直接測(cè)周期，高頻等精度多周期同步測(cè)量的方法，通過(guò)進(jìn)一步優(yōu)化標(biāo)準(zhǔn)時(shí)鐘頻率的設(shè)置，克服了傳統(tǒng)測(cè)頻方法在高精度要求方面的缺陷。將MSP430作為控制處理核心、FPGA作為信號(hào)處理單元，將高效控制與快速運(yùn)算能力相結(jié)合，實(shí)現(xiàn)正弦波頻率、兩路方波信號(hào)時(shí)間間隔以及矩形脈沖占空比的測(cè)量。測(cè)試表明，該裝置具有高精度、高穩(wěn)定性、裝配簡(jiǎn)易和操作便利的特點(diǎn)。
  • 關(guān)鍵字： 多周期同步測(cè)量  標(biāo)準(zhǔn)時(shí)鐘頻率  占空比  FPGA  MSP430  201611  

基于Cortex-M3的北斗二代基帶芯片設(shè)計(jì)

  • 我國(guó)自主研制的北斗衛(wèi)星導(dǎo)航系統(tǒng)，日益在經(jīng)濟(jì)、軍事和民用領(lǐng)域得到越來(lái)越廣的應(yīng)用。本文提出并設(shè)計(jì)了基于Cortex-M3處理器的北斗接收機(jī)基帶處理芯片，設(shè)計(jì)了時(shí)域頻域二維并行捕獲模塊，同時(shí)闡述了基于Cortex-M3處理器的控制流程，包括對(duì)捕獲引擎、跟蹤引擎的調(diào)度，電文解調(diào)和定位解算等。本設(shè)計(jì)最后在FPGA上完成原型驗(yàn)證，定位結(jié)果符合算法預(yù)期。
  • 關(guān)鍵字： 北斗衛(wèi)星導(dǎo)航系統(tǒng)  Cortex-M3  FPGA  201611  

基于Zynq平臺(tái)硬件加速的體感游戲

  • 隨著嵌入式系統(tǒng)的發(fā)展，我們已經(jīng)越來(lái)越離不開(kāi)它們。本文設(shè)計(jì)了一個(gè)基于Xilinx ZYNQ平臺(tái)硬件加速的體感游戲。首先，我們完成了手勢(shì)方向控制貪食蛇游戲，該游戲通過(guò)進(jìn)行膚色檢測(cè)、手勢(shì)跟蹤并分析軌跡，來(lái)控制貪食蛇的位置。然后，我們實(shí)現(xiàn)了用verilog語(yǔ)言編寫(xiě)的運(yùn)行在FPGA上的膚色學(xué)習(xí)和識(shí)別算法。最后，軟件游戲調(diào)用基于AXI總線(xiàn)的協(xié)議與硬件加速單元通信，膚色識(shí)別算法運(yùn)行時(shí)間減少了43.2713%，達(dá)到了加速的效果。
  • 關(guān)鍵字： 圖像處理  FPGA  Zynq芯片  201611  

工業(yè)驅(qū)動(dòng)控制SoC與MCU+FPGA架構(gòu)淺析

  • 本文分析了將一個(gè)FPGA引入到驅(qū)動(dòng)架構(gòu)時(shí)所面臨的挑戰(zhàn)，以及這些架構(gòu)的發(fā)展歷史和工業(yè)驅(qū)動(dòng)控制SoC(COTS MCU)的新功能如何改變?cè)诠I(yè)驅(qū)動(dòng)中使用FPGA的成本效益模式。
  • 關(guān)鍵字： FPGA  COTS  MCU   201611  

ARM7與FPGA相結(jié)合的應(yīng)用

  • 　　工業(yè)控制中往往需要完成多通道故障檢測(cè)及多通道命令控制(這種多任務(wù)設(shè)置非常普遍)，單獨(dú)的CPU芯片由于其外部控制接口數(shù)量有限而難以直接完成多路檢控任務(wù)，故利用ARM芯片與FPGA相結(jié)合來(lái)擴(kuò)展檢控通道是一個(gè)非常好的選擇。這里介紹用Atmel公司ARM7處理器(AT91FR40162)和ALTERA公司的低成本FPGA芯片(cyclone2)結(jié)合使用完成多通道檢控任務(wù)的一種實(shí)現(xiàn)方法。 　　各部分功能簡(jiǎn)介 　　圖1為此系統(tǒng)的結(jié)構(gòu)連接框圖。如圖所示，ARM芯片與FPGA芯片之間通過(guò)數(shù)據(jù)總線(xiàn)、地址總線(xiàn)及讀寫(xiě)控
  • 關(guān)鍵字： ARM7  FPGA  

基于ARM的便攜式1553B總線(xiàn)測(cè)試系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

  • 摘要：為了方便對(duì)1553B設(shè)備進(jìn)行測(cè)試，介紹了一種基于ARM9平臺(tái)和FPGA的1553B總線(xiàn)測(cè)試系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)方法。該系統(tǒng)以L(fǎng)PC3250作為微處理器，以CYCLONE I系列的EP1C6Q240C8芯片實(shí)現(xiàn)ARM與1553B協(xié)議芯片的接口邏輯。在Li
  • 關(guān)鍵字： ARM  MIL-STD-1553B協(xié)議  FPGA  Linux 2．6  Linux設(shè)備驅(qū)動(dòng)  
共6769條 100/452 |‹ « 98 99 100 101 102 103 104 105 106 107 » ›|

fpga-to-asic介紹

您好，目前還沒(méi)有人創(chuàng)建詞條fpga-to-asic!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga-to-asic的理解，并與今后在此搜索fpga-to-asic的朋友們分享。    創(chuàng)建詞條

熱門(mén)主題

FPGA-to-ASIC    樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473