fpga-to-asic 文章進(jìn)入fpga-to-asic技術(shù)社區(qū)

Altera發(fā)布Quartus Prime Pro設(shè)計(jì)軟件，加速大容量FPGA設(shè)計(jì)

　　Altera，現(xiàn)在已屬英特爾公司，今天發(fā)布新的產(chǎn)品版Quartus? Prime Pro設(shè)計(jì)軟件，進(jìn)一步提高了FPGA設(shè)計(jì)性能和設(shè)計(jì)團(tuán)隊(duì)的效率。Quartus Prime Pro軟件設(shè)計(jì)用于支持英特爾下一代高度集成的大容量FPGA，這將推動(dòng)云計(jì)算、數(shù)據(jù)中心、物聯(lián)網(wǎng)及其連網(wǎng)等領(lǐng)域的創(chuàng)新。內(nèi)置在最新版軟件中的功能前所未有的縮短了編譯時(shí)間，提供通用設(shè)計(jì)輸入方法，簡(jiǎn)化了知識(shí)產(chǎn)權(quán)(IP)的集成，從而加速了大規(guī)模FPGA設(shè)計(jì)流程?！　∮⑻貭柕腇PGA軟件和IP市場(chǎng)營(yíng)銷總監(jiān)B
關(guān)鍵字： Altera FPGA

【E課題】FPGA/CPLD數(shù)字電路原理介紹

　　當(dāng)產(chǎn)生門控時(shí)鐘的組合邏輯超過(guò)一級(jí)時(shí)，證設(shè)計(jì)項(xiàng)目的可靠性變得很困難。即使樣機(jī)或仿真結(jié)果沒(méi)有顯示出靜態(tài)險(xiǎn)象，但實(shí)際上仍然可能存在著危險(xiǎn)。通常，我們不應(yīng)該用多級(jí)組合邏輯去鐘控PLD設(shè)計(jì)中的觸發(fā)器。　　圖1給出一個(gè)含有險(xiǎn)象的多級(jí)時(shí)鐘的例子。時(shí)鐘是由SEL引腳控制的多路選擇器輸出的。多路選擇器的輸入是時(shí)鐘(CLK)和該時(shí)鐘的2分頻 (DIV2)。由圖1的定時(shí)波形圖看出，在兩個(gè)時(shí)鐘均為邏輯1的情況下，當(dāng)SEL線的狀態(tài)改變時(shí)，存在靜態(tài)險(xiǎn)象。險(xiǎn)象的程度取決于工作的條件。多級(jí)邏輯的險(xiǎn)象是可以去除的
關(guān)鍵字： FPGA CPLD

市場(chǎng)勢(shì)態(tài)加速增長(zhǎng)中國(guó)內(nèi)FPGA產(chǎn)業(yè)如何實(shí)現(xiàn)騰飛？

FPGA是一個(gè)需要長(zhǎng)期積累的過(guò)程，而FPGA是為特殊需要而生的，注定無(wú)法是大眾的，產(chǎn)業(yè)細(xì)分才是王道。
關(guān)鍵字： FPGA 京微雅格

老杳:從京微雅格“倒閉”看國(guó)家經(jīng)費(fèi)的走向

業(yè)內(nèi)有些公司套取政府資金上癮了，公司就是公司，少拿自主創(chuàng)新說(shuō)事，更不要打著民族的名義要錢。
關(guān)鍵字：京微雅格 FPGA

【E課堂】verilog之可綜合與不可綜合

　　可綜合的意思是說(shuō)所編寫的代碼可以對(duì)應(yīng)成具體的電路，不可綜合就是所寫代碼沒(méi)有對(duì)應(yīng)的電路結(jié)構(gòu)，例如行為級(jí)語(yǔ)法就是一種不可綜合的代碼，通常用于寫仿真測(cè)試文件?！　〗⒖删C合模型時(shí)，需注意以下幾點(diǎn)：　　不使用initial　　不使用#10之類的延時(shí)語(yǔ)句　　不使用循環(huán)次數(shù)不確定的循環(huán)語(yǔ)句，如forever，while等　　不使用用戶自定義原語(yǔ)(UDP元件)　　盡量使用同步方式設(shè)計(jì)電路　　用always塊來(lái)描述組合邏輯時(shí)，應(yīng)列出所有輸入信號(hào)作為敏感信號(hào)列表，即always@(*)　　所有的內(nèi)部寄存器都應(yīng)該能夠被復(fù)
關(guān)鍵字： verilog FPGA

Altera設(shè)計(jì)解決方案網(wǎng)絡(luò)連接客戶和專家，助力客戶基于FPGA的設(shè)計(jì)創(chuàng)新

　　Altera，現(xiàn)在已屬英特爾公司，今天宣布啟動(dòng)其設(shè)計(jì)解決方案網(wǎng)絡(luò)(DSN，Design Solutions Network)，這一全球輔助支持系統(tǒng)將穩(wěn)健的設(shè)計(jì)服務(wù)網(wǎng)絡(luò)、IP、電路板和商用現(xiàn)貨產(chǎn)品(COTS)公司合并到一個(gè)計(jì)劃中。DSN計(jì)劃將客戶與網(wǎng)絡(luò)成員連接起來(lái)，通過(guò)統(tǒng)一的搜索網(wǎng)站，為他們提供Altera CPLD、FPGA、SoC和Enpirion?電源器件相關(guān)的產(chǎn)品或者設(shè)計(jì)服務(wù)，幫助客戶加速產(chǎn)品創(chuàng)新，網(wǎng)站位于www.altera.com.cn/dsn?！　ntel可
關(guān)鍵字： Altera FPGA

數(shù)字電路(fpga/asic)設(shè)計(jì)入門之靜態(tài)時(shí)序分析

　　靜態(tài)時(shí)序分析簡(jiǎn)稱STA(Static Timming Analysis)，它提供了一種針對(duì)大規(guī)模門級(jí)電路進(jìn)行時(shí)序驗(yàn)證的有效方法。它指需要更具電路網(wǎng)表的拓?fù)洌涂梢詸z查電路設(shè)計(jì)中所有路徑的時(shí)序特性，測(cè)試電路的覆蓋率理論上可以達(dá)到100%，從而保證時(shí)序驗(yàn)證的完備性;同時(shí)由于不需要測(cè)試向量，所以STA驗(yàn)證所需時(shí)間遠(yuǎn)小于門級(jí)仿真時(shí)間。但是，靜態(tài)時(shí)序分析也有自己的弱點(diǎn)，它無(wú)法驗(yàn)證電路功能的正確性，所以這一點(diǎn)必須由RTL級(jí)的功能仿真來(lái)保證，門級(jí)網(wǎng)表功能的正確性可以用門級(jí)仿真技術(shù)，也可以用后面講到的形式驗(yàn)證技術(shù)。值
關(guān)鍵字： fpga asic 靜態(tài)時(shí)序

3 種高速數(shù)字電路隔離技術(shù)

　　了解數(shù)字電路的隔離技術(shù)，對(duì)以后設(shè)計(jì)有很好的幫助，下面大家一起來(lái)看看。　　ADI的全集成式RS-485系統(tǒng)隔離解決方案　　iCoupler技術(shù)一直引領(lǐng)全球隔離技術(shù)的發(fā)展，提供了隔離與創(chuàng)新特性，采用單封裝，是業(yè)界種類最齊全的隔離器產(chǎn)品，包括標(biāo)準(zhǔn)數(shù)字隔離器、采用 isoPower的數(shù)字隔離器、集成PWM控制器和變壓器驅(qū)動(dòng)器的數(shù)字隔離器、USB 2.0兼容型隔離器、隔離式門驅(qū)動(dòng)器、隔離式I²C數(shù)字隔離器、隔離式RS-485收　　解析電磁兼容中的隔離技術(shù) 　　電力電子設(shè)備包括兩部分，即變
關(guān)鍵字： ADI FPGA

Intel再傳裁員消息規(guī)模或?qū)⒈热ツ旮?/a>

　　據(jù)外媒oregonlive援引多個(gè)知情人士的消息稱，Intel正在籌劃在今年春天再一次對(duì)內(nèi)部多個(gè)部門進(jìn)行大規(guī)模裁員。　　內(nèi)部人士的消息顯示，Intel此次計(jì)劃在年底之前裁員數(shù)千人，裁員比例將超過(guò)10%。此外，這一裁員計(jì)劃很有可能將隨本周二(也就是明天)，Intel公布第一財(cái)季財(cái)報(bào)時(shí)一同公布。　　截至目前，該計(jì)劃目前尚未在公司內(nèi)部正式公布， Intel也沒(méi)有對(duì)此消息給予置評(píng)。　　數(shù)據(jù)顯示，去年12月底時(shí)，Intel在全球有近10萬(wàn)7千名員工。自去年夏季英特爾擴(kuò)大位于俄勒岡Hillsboro的

關(guān)鍵字： Intel FPGA

SDSoC開(kāi)發(fā)環(huán)境能為您帶來(lái)什么？

　　Software Define 的概念　　近年來(lái)“Software Define ” 軟件定義這個(gè)詞持續(xù)火熱，全球知名技術(shù)研究和咨詢公司Gartner早在對(duì)2014年最有戰(zhàn)略意義的十大技術(shù)與趨勢(shì)做出預(yù)測(cè)時(shí)，便提出了軟件定義一切(Software Defined Anything)的概念，他們預(yù)測(cè)這類技術(shù)會(huì)在未來(lái)三年里擁有巨大潛力，并在同行業(yè)中產(chǎn)生重大影響。兩年后的今天回顧這一概念和技術(shù)的發(fā)展，不難看出，Software D
關(guān)鍵字： FPGA SDSoC

未來(lái)機(jī)器人可以開(kāi)發(fā)FPGA嗎？

　　隨著人工智能技術(shù)的發(fā)展，機(jī)器人已經(jīng)開(kāi)始接管人類的部分工作，例如快遞、工廠作業(yè)、餐廳服務(wù)員甚至媒體編輯---紐約時(shí)報(bào)就聘請(qǐng)了一位機(jī)器人做總編。未來(lái)，機(jī)器人可以介入半導(dǎo)體設(shè)計(jì)開(kāi)發(fā)嗎?例如，機(jī)器人可以進(jìn)行FPGA開(kāi)發(fā)嗎?　　縱觀編程語(yǔ)言的發(fā)展，從匯編到C到更高級(jí)抽象語(yǔ)言，都是在降低開(kāi)發(fā)的門檻，把常規(guī)的瑣碎的工作用高級(jí)語(yǔ)言來(lái)抽象。對(duì)于FPGA開(kāi)發(fā)，以前工程師需要掌握硬件描述語(yǔ)言如VHDL進(jìn)行RTL級(jí)的開(kāi)發(fā)，自從三年前Xilinx 推出 Vivado 設(shè)計(jì)套件以來(lái)，F(xiàn)PGA開(kāi)發(fā)門檻
關(guān)鍵字：機(jī)器人 FPGA

震撼！MCU+FPGA，引發(fā)電機(jī)控制革命！

　　電機(jī)是電氣控制聯(lián)系物理世界的肌肉。工業(yè)4.0時(shí)代，物聯(lián)網(wǎng)、智慧工廠使電機(jī)的應(yīng)用更加廣泛，同時(shí)也對(duì)電機(jī)控制提出了更高的要求，業(yè)界希望電機(jī)具有更加高效節(jié)能、更長(zhǎng)生命周期、更高精度和互聯(lián)特性以及更加安全可靠。為實(shí)現(xiàn)以上目標(biāo)，一系列先進(jìn)的電機(jī)控制算法應(yīng)運(yùn)而生，許多算法需要MCU和FPGA協(xié)同處理以實(shí)現(xiàn)最佳性能。新一代的電機(jī)控制解決方案不僅擁有先進(jìn)的硬件性能，還具有和電路板、軟件完全匹配的開(kāi)發(fā)環(huán)境來(lái)簡(jiǎn)化電機(jī)控制算法的應(yīng)用?！　〗冢珹vnet發(fā)表了一篇題為“使用新的‘MCU+FPGA’解決方案加速電機(jī)控制革命”
關(guān)鍵字： MCU FPGA

Xilinx與IBM通過(guò)SuperVesselOpenPOWER開(kāi)發(fā)云平臺(tái)實(shí)現(xiàn) FPGA加速

　　All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX)) 與 IBM(NYSE: IBM)公司今天聯(lián)合宣布將通過(guò)SuperVesselOpenPOWER開(kāi)發(fā)云平臺(tái)實(shí)現(xiàn) FPGA加速。內(nèi)置在 SuperVessel 中的賽靈思 SDAccel? 開(kāi)發(fā)環(huán)境，將為包括大數(shù)據(jù)分析和機(jī)器學(xué)習(xí)等性能要求嚴(yán)苛應(yīng)用的開(kāi)發(fā)
關(guān)鍵字： Xilinx FPGA

掐住命門的禁運(yùn) 中興艱難的17天

經(jīng)過(guò)半個(gè)多月的溝通博弈，出口禁運(yùn)有了轉(zhuǎn)機(jī)，中興付出的代價(jià)也很高昂，執(zhí)掌30年的侯為貴提前退休。
關(guān)鍵字：中興 FPGA

美高森美發(fā)布全新安全FPGA生產(chǎn)編程解決方案防止過(guò)度制造、克隆、逆向工程、惡意軟件插入和其它安全威脅

　　致力于在功耗、安全、可靠和性能方面提供差異化半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation) 宣布供應(yīng)用于現(xiàn)場(chǎng)可編程邏輯器件(FPGA)器件的安全生產(chǎn)編程解決方案(SPPS)。這款新型解決方案在美高森美FPGA器件中安全地生成和注入加密密匙和配置比特流，從而防止克隆、逆向工程、惡意軟件插入、敏感知識(shí)產(chǎn)權(quán)(IP)(比如商業(yè)秘密或密級(jí)數(shù)據(jù))的泄漏、過(guò)度制造及其它安全威脅?！　∶栏呱繱PPS方案包括使用“客戶”和“制造商”硬件安全模塊(HSM)，并且
關(guān)鍵字：美高森美 FPGA