首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga-to-asic

多參數室內環(huán)境智能監(jiān)測系統(tǒng)設計

  • 　　摘要：針對室內環(huán)境質量與人們的健康和工作效率密切相關的情況，設計了一種多參數多采集點室內環(huán)境監(jiān)測系統(tǒng)。系統(tǒng)硬件主要包括單片機系統(tǒng)、FPGA數據采集電路、傳感器信號調理電路等。軟件包括單片機硬件驅動程序、FPGA數字邏輯設計和基于VB的上位機應用程序。實驗結果表明：系統(tǒng)工作穩(wěn)定，誤差在設計允許范圍內。 　　引言 　　隨著經濟持續(xù)快速發(fā)展，人們的生活水平不斷提高，對各種室內環(huán)境的要求也越來越高。傳統(tǒng)的室內環(huán)境監(jiān)測設備實時性差、精度低、體積大、功耗大，難以適應現(xiàn)代經濟發(fā)展的要求?；谝陨媳尘埃疚脑O計了
  • 關鍵字： FPGA  單片機  監(jiān)測系統(tǒng)  傳感器  STC89C52  RAM  201409  

Altera發(fā)布Quartus II軟件Arria 10版v14.0

  • 　　Altera公司今天發(fā)布Quartus® II軟件Arria® 10版v14.0——業(yè)界最先進的20 nm FPGA和SoC設計環(huán)境。Altera成熟可靠的Quartus II軟件編譯時間是業(yè)界最短的，支持性能最高的20 nm FPGA和SoC設計?？蛻艨梢允褂眠@一最新版軟件所包含的全系列20 nm優(yōu)化IP內核，進一步加速其Arria 10 FPGA和SoC設計。 　　Altera的20 nm設計工具提供業(yè)界最先進的算法，其結果質量最好。與最相近競爭20 nm
  • 關鍵字： Altera  Quartus II  FPGA  

美高森美新型Libero SoC v11.4軟件改善運行時間高達35%，顯著提升FPGA設計生產率

  • 　　致力于提供功耗、安全、可靠與高性能半導體技術方案的領先供應商美高森美公司(Microsemi Corporation) 宣布推出最新11.4版本Libero系統(tǒng)級芯片(SoC)綜合設計軟件，用于開發(fā)美高森美最新一代FPGA產品。 　　美高森美新型Libero SoC v11.4用于獲獎的SmartFusion2™ SoC FPGA和IGLOO2™ FPGA，改善設計流程運行時間多達35%。新產品還提供了更高的設計效率，具有改善的SmartDesign圖形設計畫布、改善的文本編
  • 關鍵字： 美高森  Libero SoC  FPGA  

基于ARM+FPGA的大屏幕顯示器控制系統(tǒng)設計

  • 　　0 前言 　　隨著計算機和半導體技術的發(fā)展，LED大屏幕顯示系統(tǒng)成為集計算機控制、視頻、光電子、微電子、通信、數字圖像處理技術為一體的顯示設備。目前LED大屏幕顯示器向更高亮度、更高耐氣候性、更高的發(fā)光均勻性、更大屏幕化、更高的可靠性方向發(fā)展。LED顯示屏產業(yè)正成為我國電子信息產業(yè)的重要組成部分。大屏幕顯示技術的發(fā)展進步，需要處理的數據量大大增加，系統(tǒng)的頻率越來越高，系統(tǒng)的規(guī)模越來越大，對顯示控制系統(tǒng)的要求不斷提高。以往的LED大屏幕顯示系統(tǒng)用中小規(guī)模集成電路實現(xiàn)，系統(tǒng)體積較大、調試困難、不易修改。
  • 關鍵字： ARM  FPGA  PLD  

FPGA研發(fā)之道—總線

  • 　　如果設計中有多個模塊，每個模塊內部有許多寄存器或者存儲塊需要配置或者提供讀出那么實現(xiàn)方式有多種，主要如下： 　　實現(xiàn)方式一：可以在模塊頂部將所有寄存器引出，提供統(tǒng)一的模塊進行配置和讀出。這種方式簡單是簡單，但是頂層連接工作量較大，并且如果配置個數較多，導致頂層中寄存器的數目也會較多。 　　實現(xiàn)方式二：通過總線進行連接，為每個模塊分配一個地址范圍。這樣寄存器等擴展就可以在模塊內部進行擴展，而不用再頂層進行過多的頂層互聯(lián)。如下圖所示： 　　   　　那如果進行總線的選擇，那么有一種
  • 關鍵字： FPGA  AVALON-MM  AVALON-ST  

基于FPGA的任意分頻器設計

  • 　　1、前言 　　分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(huán)(如Altera的PLL，Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設計，但是，對于時鐘要求不太嚴格的設計，通過自主設計進行時鐘分頻的實現(xiàn)方法仍然非常流行。首先這種方法可以節(jié)省鎖相環(huán)資源，再者這種方式只消耗不多的邏輯單元就可以達到對時鐘的操作目的。 　　2、整數倍分頻器的設計 　　2.1 偶數倍分頻 　　偶數倍分頻器的實現(xiàn)非常簡單，只需要一個計數器進行計數就能實現(xiàn)。如需要N分頻
  • 關鍵字： FPGA  分頻器  PLL  

FPGA設計：時序就是全部

  • 　　當你的FPGA設計不能滿足時序要求時，原因也許并不明顯。解決方案不僅僅依賴于使用FPGA的實現(xiàn)工具來優(yōu)化設計從而滿足時序要求，也需要設計者具有明確目標和診斷/隔離時序問題的能力。設計者現(xiàn)在有一些小技巧和幫助來設置時鐘;使用像Synopsys Synplify Premier一樣的工具正確地設置時序約束;然后調整參數使之滿足賽靈思FPGA設計性能的目標。 　　會有來自不同角度的挑戰(zhàn)，包括： 　　● 更好的設計計劃，例如完整的和精確的時序約束和時鐘規(guī)范 　　● 節(jié)約時間的設計技術，例如為更好的性能結
  • 關鍵字： FPGA  Synplify  時序  

達成最佳效能/成本的服務器ASIC IP與系統(tǒng)整合實現(xiàn)40nm高成本效益制造

  • 　　彈性客制化IC設計領導廠商(Flexible ASIC Leader™)創(chuàng)意電子(Global Unichip Corp.，GUC)與高度創(chuàng)新的fabless Soc – centric IC芯片設計公司, 信驊科技(ASPEED Technology, Inc.)采用業(yè)界第一個以臺積電公司40nm低功耗(Low Power，LP)工藝節(jié)點的DDR3/4 PHY，大幅加速了一遠程管理控制器的系統(tǒng)設計, 此控制器用于服務器及桌面虛擬化。 　　創(chuàng)意電子的DDR 3/4 PHY為業(yè)
  • 關鍵字： 創(chuàng)意電子  ASIC  DDR  

廠商談汽車半導體技術趨勢之FPGA

  • FPGA加速汽車電子的發(fā)展 　　Altera汽車業(yè)務部信息娛樂和駕駛信息戰(zhàn)略市場經理John Goldie:對于汽車系統(tǒng)的設計人員而言，與構建模塊化ASSP或者功能固定的ASIC相比，現(xiàn)場可編程門陣列(FPGA)能夠提供非常獨特而且靈活的解決方案。FPGA支持設計人員根據自己的特殊需求，自由地在架構中劃分CPU和硬件加速功能。以并行的方式在架構中放置關鍵處理單元，可以實現(xiàn)大吞吐量、低延時和確定性延時特性。這非常適合對安全性、系統(tǒng)干預以及引導/自動駕駛判斷等有要求的關鍵系統(tǒng)。系統(tǒng)能夠靈活
  • 關鍵字： FPGA  汽車電子  

解析高速ADC和DAC與FPGA的配合使用

  • 　　許多數字處理系統(tǒng)都會使用FPGA，原因是FPGA有大量的專用DSP以及block RAM資源，可以用于實現(xiàn)并行和流水線算法。因此，通常情況下，F(xiàn)PGA都要和高性能的ADC和DAC進行接口，比如e2v EV10AQ190低功耗四通道10-bit 1.25 Gsps ADC和EV12DS130A內建4/2:1 MUX的低功耗12-bit 3 Gsps DAC。 通常情況下，這些轉換器的采樣率都達到了GHz的級別。對工程師團隊來說，除了混合信號電路板布局之外，理解和使用這些高性能的設備也是一個挑戰(zhàn)。 　　
  • 關鍵字： ADC  DAC  FPGA  

一種于FPGA的多通道頻率測量系統(tǒng)設計

  • 　　摘要：設計了一種多通道頻率測量系統(tǒng)。系統(tǒng)由模擬開關、信號調理電路、FPGA、總線驅動電路構成，實現(xiàn)對頻率信號的分壓、放大、濾波、比較、測量，具備回路自測試功能，可與主設備進行數據交互，具有精度高、可擴展、易維護的特點，有一定的工程應用價值。 　　頻率測量電路是很多檢測與控制系統(tǒng)的重要組成部分，在航空機載計算機領域具有廣泛的應用環(huán)境。隨著檢測與控制系統(tǒng)復雜程度的提高，頻率測量電路也被提出了新的要求，例如多通道實時采集、高精度測量等。FPGA的特點是完全由用戶通過軟件進行配置和編程，從而完成某種特定的功
  • 關鍵字： FPGA  頻率測量  可編程邏輯  

一款四象限 DC/DC 開關穩(wěn)壓器的實現(xiàn)

  • 電子產品世界,為電子工程師提供全面的電子產品信息和行業(yè)解決方案,是電子工程師的技術中心和交流中心,是電子產品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網絡家園
  • 關鍵字： DC/DC轉換器  FPGA  NMOS  開關穩(wěn)壓器  

基于FPGA的大功率數字音頻系統(tǒng)設計

  • 　　摘要：音頻編解碼芯片WM8731因其高性能、低功耗等優(yōu)點在很多音頻產品中得到了廣泛應用。本文提出了WM8731與FPGA的音頻編解碼系統(tǒng)，并嵌入大功率D類功放技術作為音頻系統(tǒng)的功率放大應用，使得本系統(tǒng)效率高，體積小，音質高，性能顯著。 　　隨著FPGA技術的迅速發(fā)展，大規(guī)模集成可編程邏輯陣列越來越普遍。在現(xiàn)代電子技術領域表現(xiàn)出明顯技術領先優(yōu)勢。本文為一個基于FPGA技術的嵌入式數字音頻編解碼系統(tǒng)的設計方案，極大地提高了系統(tǒng)的集成度和穩(wěn)定性，同時降低了產品開發(fā)成本，提高了系統(tǒng)設計效率。另外功率放大電路
  • 關鍵字： FPGA  音頻系統(tǒng)  數字功放   

輕松實現(xiàn)復雜電源時序控制

  • 電子產品世界,為電子工程師提供全面的電子產品信息和行業(yè)解決方案,是電子工程師的技術中心和交流中心,是電子產品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網絡家園
  • 關鍵字： 電源管理  FPGA  ADP5134  時序控制  ADM1184  

一種于FPGA的高速導航解算系統(tǒng)設計與實現(xiàn)

  • 　　摘要：針對現(xiàn)有小型無人機導航系統(tǒng)的解算速度慢、多處理器核心臃腫可靠性差的缺點，實現(xiàn)了一種僅使用單一FPGA作為數據處理核心的小型高速導航解算系統(tǒng)。該系統(tǒng)對飛機運動方程組和導航方程組進行并行化分解，對相互獨立的中間變量進行并行計算，使得單個運算周期能夠同時進行6次浮點運算，在不盲目增加硬件消耗的條件下有效提高了解算速度。仿真和實驗結果表明系統(tǒng)能夠高效地進行導航信息解算，在小型無人機的導航控制領域有重要的工程應用價值。 　　導航解算是小型無人機導航控制的基礎，小型無人機機動性強，為了完成自主導航任務，必
  • 關鍵字： FPGA  姿態(tài)解算  導航解算   
共6770條 152/452 |‹ « 150 151 152 153 154 155 156 157 158 159 » ›|

fpga-to-asic介紹

您好，目前還沒有人創(chuàng)建詞條fpga-to-asic!
歡迎您創(chuàng)建該詞條，闡述對fpga-to-asic的理解，并與今后在此搜索fpga-to-asic的朋友們分享。    創(chuàng)建詞條

熱門主題

FPGA-to-ASIC    樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473