首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> fpga-to-asic

基于FPGA的說(shuō)話人識(shí)別系統(tǒng)，包含原理圖、源代碼

  • 隨著網(wǎng)絡(luò)信息化技術(shù)的迅猛發(fā)展，身份驗(yàn)證的數(shù)字化、隱性化、便捷化顯得越來(lái)越重要。語(yǔ)言作為人類(lèi)的自然屬性之一，說(shuō)話人語(yǔ)言具有各自的生物特征，這使得通過(guò)語(yǔ)音分析進(jìn)行說(shuō)話人識(shí)別（Speaker Recognition, RS）成為可能。
  • 關(guān)鍵字： 語(yǔ)音識(shí)別系統(tǒng)  matlab  FPGA  最小距離算法  

基于FPGA的運(yùn)動(dòng)鞋專(zhuān)用數(shù)據(jù)發(fā)送芯片及競(jìng)走電子裁判的設(shè)計(jì)與實(shí)現(xiàn)

  • 我們以電子競(jìng)技裁判為切入點(diǎn)，將該特性普及化、應(yīng)用于生活運(yùn)動(dòng)領(lǐng)域。本設(shè)計(jì)在每個(gè)競(jìng)走運(yùn)動(dòng)員的鞋子上都安裝加速度傳感器，在競(jìng)走過(guò)程中，將采集到的加速度數(shù)據(jù)通過(guò)射頻發(fā)送給基于FPGA芯片設(shè)計(jì)的電子裁判，把復(fù)雜的算法、數(shù)據(jù)處理交給FPGA芯片完成，讓電子裁判進(jìn)行判斷。
  • 關(guān)鍵字： 加速度傳感器  射頻芯片  FPGA  PCI控制器  電子裁判  

利用FPGA實(shí)現(xiàn)無(wú)線分布式采集系統(tǒng)設(shè)計(jì)

  • 在無(wú)線分布式采集系統(tǒng)設(shè)計(jì)中，采用了基于卷積編碼、Viterbi譯碼的編碼和互為備份的雙通道傳輸方案，利用了FPGA內(nèi)豐富的邏輯資源以及存儲(chǔ)資源，實(shí)現(xiàn)了數(shù)據(jù)的遠(yuǎn)距離同步可靠傳輸。
  • 關(guān)鍵字： 無(wú)線分布  Viterbi  FPGA  采集系統(tǒng)  卷積編碼  

FPGA入門(mén)基礎(chǔ)與項(xiàng)目實(shí)踐，拿下FPGA，輕松簡(jiǎn)單！

  • 著眼于目前發(fā)展火熱的FPGA技術(shù)，它需要工程師們熟練地掌握設(shè)計(jì)工具，深刻理解FPGA的內(nèi)在結(jié)構(gòu)及靈活運(yùn)用設(shè)計(jì)語(yǔ)言，從而能夠有效地完成復(fù)雜的設(shè)計(jì)任務(wù)。在此總結(jié)了FPGA基礎(chǔ)教程與項(xiàng)目實(shí)踐，希望各位網(wǎng)友看后能舉一反三，完成從入門(mén)到精通的技術(shù)飛躍。
  • 關(guān)鍵字： PCB  數(shù)字示波器  FPGA  STM32  最小系統(tǒng)  

基于FPGA的多路CameraLink數(shù)據(jù)的WDM光傳輸

  • 本系統(tǒng)是基于FPGA的多路CameraLink數(shù)據(jù)的單光纖傳輸設(shè)計(jì)，由于FPGA的開(kāi)發(fā)成本低廉，升級(jí)方便所以成為該系統(tǒng)設(shè)計(jì)的選擇。
  • 關(guān)鍵字： CameraLink  多路  FPGA  WDM  光傳輸  

基于NETFPGA的可重構(gòu)科學(xué)計(jì)算平臺(tái)

  • 本項(xiàng)目的研究目標(biāo)是探索和建立圖形化數(shù)學(xué)算法向硬件轉(zhuǎn)換的理論方法，研究開(kāi)發(fā)數(shù)學(xué)算法向硬件邏輯轉(zhuǎn)換的工具，與科學(xué)計(jì)算軟件相結(jié)合建立起基于FPGA陣列的科學(xué)計(jì)算平臺(tái)原型。研究目標(biāo)結(jié)構(gòu)流程如下：
  • 關(guān)鍵字： 可重構(gòu)  科學(xué)計(jì)算平臺(tái)  FPGA  NET  

基于FPGA的RS（255，239）編譯碼器設(shè)計(jì)

  • RS（Reed-Solomon）編碼是一種具有較強(qiáng)糾錯(cuò)能力的多進(jìn)制BCH編碼，其既可糾正隨機(jī)錯(cuò)誤，又可糾正突發(fā)錯(cuò)誤。RS編譯碼器廣泛應(yīng)用于通信和存儲(chǔ)系統(tǒng)，為解決高速存儲(chǔ)器中數(shù)據(jù)可靠性的問(wèn)題，文中提出了RS編碼的實(shí)現(xiàn)方法，并對(duì)編碼進(jìn)行了時(shí)序仿真。仿真結(jié)果表明，該譯碼器可實(shí)現(xiàn)良好的糾錯(cuò)功能。
  • 關(guān)鍵字： 編譯碼器  寄存器  RS  FPGA  

基于多級(jí)SE網(wǎng)絡(luò)和混沌加密原理的FPGA設(shè)計(jì)與實(shí)現(xiàn)

  • ：提出了混沌加密算法為基礎(chǔ)核心，并結(jié)合多級(jí)Shuffle-Exchange網(wǎng)絡(luò)設(shè)計(jì)并實(shí)現(xiàn)一個(gè)高效的加密系統(tǒng)。在解決多條輸入數(shù)據(jù)通道因復(fù)用要求而造成訪問(wèn)沖突的問(wèn)題后，提高加密模塊冗余度，實(shí)現(xiàn)系統(tǒng)吞吐能力的提升和最佳配置需求。
  • 關(guān)鍵字： 混沌加密  多級(jí)SE網(wǎng)絡(luò)  FPGA  Shuffle-Exchange  

基于FPGA的實(shí)時(shí)金融指數(shù)行情并行計(jì)算

  • 本項(xiàng)目的研究成果除股票交易的并行加速模型與系統(tǒng)設(shè)計(jì)外，還包括對(duì)股票交易系統(tǒng)其它業(yè)務(wù)處理的硬件加速論證方案，根據(jù)計(jì)算任務(wù)特點(diǎn)不同，給出合理的硬件加速平臺(tái)建設(shè)方案，股票指數(shù)實(shí)時(shí)更新只是其中的一個(gè)應(yīng)用場(chǎng)景。
  • 關(guān)鍵字： 實(shí)時(shí)金融指數(shù)  并行計(jì)算  FPGA  PCI-Express  突發(fā)傳輸模式  

基于FPGA的手勢(shì)語(yǔ)音轉(zhuǎn)換器

  • 本文所設(shè)計(jì)的手勢(shì)語(yǔ)音識(shí)別器大大提高了殘疾人與正常人進(jìn)行交流溝通的方便性。系統(tǒng)的開(kāi)發(fā)與利用將可以促進(jìn)手勢(shì)識(shí)別技術(shù)的發(fā)展，具有很強(qiáng)的實(shí)用性和廣闊的應(yīng)用前景。
  • 關(guān)鍵字： 手勢(shì)語(yǔ)音轉(zhuǎn)換器  面積篩選算法  背景圖像減法  FPGA  空間域法  

FPGA并行計(jì)算抽象接口的設(shè)計(jì)與實(shí)現(xiàn)

  • 本設(shè)計(jì)為基于C語(yǔ)言開(kāi)發(fā)的程序開(kāi)發(fā)了一個(gè)FPGA的并行計(jì)算接口，凡是以C語(yǔ)言設(shè)計(jì)的程序，均可通過(guò)調(diào)用本設(shè)計(jì)的接口，把復(fù)雜的算法、數(shù)值處理交給FPGA芯片完成，在不需要程序員學(xué)習(xí)FPGA知識(shí)以及使用FPGA開(kāi)發(fā)工具的前提下，大大地減輕CPU的負(fù)荷以及從根本上提高了程序的執(zhí)行效率，是FPGA并行化應(yīng)用的一次全新嘗試。
  • 關(guān)鍵字： IP核  調(diào)度模塊  FPGA  PCI設(shè)備驅(qū)動(dòng)  Express總線  

基于FPGA的混沌信號(hào)保密通信平臺(tái)的設(shè)計(jì)

  • 本項(xiàng)目基于FPGA技術(shù)進(jìn)行混沌信號(hào)保密通信平臺(tái)的設(shè)計(jì)。重點(diǎn)在于通信平臺(tái)的硬件電路設(shè)計(jì)，在軟件上采取VHDL硬件描述語(yǔ)言對(duì)每一部分的功能進(jìn)行模塊化設(shè)計(jì)，最后給出通信保密平臺(tái)的仿真驗(yàn)證結(jié)果。
  • 關(guān)鍵字： 混沌保密通訊  Lorenz混沌吸引子  FPGA  多路傳播  

基于蜜罐技術(shù)的FPGA實(shí)現(xiàn)

基于FPGA的動(dòng)態(tài)局部可重構(gòu)實(shí)現(xiàn)方法

  • 該實(shí)現(xiàn)方案借助嵌入式開(kāi)發(fā)套件EDK建立一個(gè)處理器系統(tǒng)，同時(shí)借助Xilinx ISE工具建立一個(gè)頂層模塊，該頂層模塊包含了作為子模塊的處理器系統(tǒng)和同樣作為子模塊的局部重構(gòu)模塊。
  • 關(guān)鍵字： 動(dòng)態(tài)局部可重構(gòu)  OPB總線  FPGA  PlanAhead  EDK  

基于FPGA的3D圖像處理器IP核的實(shí)現(xiàn)

  • LCD顯示屏的應(yīng)用越來(lái)越廣，數(shù)量越來(lái)越多。LCD顯示屏應(yīng)用廣泛,無(wú)處不在。如家庭各種電器設(shè)備。更常見(jiàn)是用于各種公共場(chǎng)合如體育館、廣場(chǎng)等商業(yè)用途。給我們傳遞一種更為直觀、生動(dòng)的信息。從此我們的生活發(fā)生了巨大改變。巨大的應(yīng)用巨大的市場(chǎng)帶來(lái)了巨大的商機(jī)?；贔PGA的LCD顯示的3D影像是為了LCD顯示屏的信息量更多，滿足人需求。
  • 關(guān)鍵字： IP核  3D圖像處理器  FPGA  LCD  Verilog  
共6769條 87/452 |‹ « 85 86 87 88 89 90 91 92 93 94 » ›|

fpga-to-asic介紹

您好，目前還沒(méi)有人創(chuàng)建詞條fpga-to-asic!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga-to-asic的理解，并與今后在此搜索fpga-to-asic的朋友們分享。    創(chuàng)建詞條

熱門(mén)主題

FPGA-to-ASIC    樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473