fpga-to-asic 文章 進(jìn)入fpga-to-asic技術(shù)社區(qū)
高速PCI信號(hào)采集卡設(shè)計(jì)與實(shí)現(xiàn)綜合實(shí)例之：PCI卡的驅(qū)動(dòng)程序設(shè)計(jì)
- 設(shè)計(jì)完成的信號(hào)采集設(shè)備在插入計(jì)算機(jī)后，在對(duì)其進(jìn)行控制之前，需要編寫基于操作系統(tǒng)平臺(tái)上的驅(qū)動(dòng)程序。設(shè)備驅(qū)動(dòng)程序是一個(gè)包含了許多操作系統(tǒng)可調(diào)用例程的容器，這些例程可以使硬件設(shè)備執(zhí)行相應(yīng)的動(dòng)作，它是硬件與上層軟件之間溝通的橋梁。
- 關(guān)鍵字： 高速PCI信號(hào)采集卡 驅(qū)動(dòng)程序 WDM驅(qū)動(dòng)程序 過濾驅(qū)動(dòng)程序 FPGA
高速PCI信號(hào)采集卡設(shè)計(jì)與實(shí)現(xiàn)綜合實(shí)例之：系統(tǒng)工作原理分析
- 如前所述，一個(gè)完整的信號(hào)采集系統(tǒng)，除了具備信號(hào)輸入單元、信號(hào)處理單元和信號(hào)輸出單元外，還需要緩沖區(qū)、時(shí)鐘以及電源等相關(guān)系統(tǒng)。如圖13.2所示是本案例信號(hào)采集系統(tǒng)的結(jié)構(gòu)框圖。
- 關(guān)鍵字： 高速PCI信號(hào)采集卡 數(shù)據(jù)總線 控制總線 地址總線 FPGA
利用FPGA實(shí)現(xiàn)外設(shè)通信接口之：利用FPGA實(shí)現(xiàn)RS-232C串行接口
- RS-232C標(biāo)準(zhǔn)最初是為遠(yuǎn)程通信連接數(shù)據(jù)終端設(shè)備DTE（Data Terminal Equipment）與數(shù)據(jù)通信設(shè)備DCE（Data Communication Equipment）而制定的。因此這個(gè)標(biāo)準(zhǔn)的制定，并未考慮計(jì)算機(jī)系統(tǒng)的應(yīng)用要求。
- 關(guān)鍵字： RS-232C串行接口 UART FPGA
數(shù)字圖像倍焦系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)綜合實(shí)例之：FPGA在其他視頻和圖像處理系統(tǒng)中的應(yīng)用
- 目前，F(xiàn)PGA已經(jīng)廣泛應(yīng)用于視頻和圖像的很多領(lǐng)域領(lǐng)域，如在廣播基礎(chǔ)設(shè)施、HDTV顯示器、醫(yī)療成像、HDTV視頻會(huì)議以及視頻DVR、攝像機(jī)還有一些軍事成像領(lǐng)域。
- 關(guān)鍵字： 數(shù)字圖像倍焦系統(tǒng) 視頻廣播 FPGA 視頻監(jiān)控 醫(yī)療成像
一種混沌組合序列密碼電路設(shè)計(jì)與復(fù)雜度分析方法
- 在密碼學(xué)領(lǐng)域，利用密碼技術(shù)對(duì)傳輸信息進(jìn)行加密發(fā)送、解密接收，是一種行之有效的方法。密碼學(xué)發(fā)展至今已有許多優(yōu)秀的算法發(fā)明并得到應(yīng)用，例如私鑰密碼體制中的DES密碼、IDEA密碼、序列密碼；公鑰密碼體制中的RSA密碼、橢圓曲線密碼等，他們各有設(shè)計(jì)特點(diǎn)和對(duì)應(yīng)的應(yīng)用領(lǐng)域，其中序列密碼一直是密碼學(xué)中最重要的加密方式之一。利用組合LFSR序列作為序列密碼的前饋電路，可充分利用m序列的良好統(tǒng)計(jì)特性和加大輸出序列周期和線性復(fù)雜度的優(yōu)勢(shì)，但如何在保證前饋電路輸出統(tǒng)計(jì)特性不被破壞的基礎(chǔ)上，置換與混亂輸出關(guān)系，增強(qiáng)密碼的保密性
- 關(guān)鍵字： 混沌組合序列 密碼電路 復(fù)雜度 密碼技術(shù) FPGA
PCI Express 的市場(chǎng)、趨勢(shì)和應(yīng)用
- Virtex-5 LXT 器件中內(nèi)置的 PCI Express 解決方案能夠顯著降低功耗和面積。
- 關(guān)鍵字： PCIExpress FPGA
全新EDK8.1簡(jiǎn)化嵌入式設(shè)計(jì)
- Platform Studio增強(qiáng)功能使處理器系統(tǒng)開發(fā)變得更輕松
- 關(guān)鍵字： Xilinx PlatformStudio EDK IDE PowerPC FPGA OPB PLB MicroBlaze
基于CCD16點(diǎn)數(shù)學(xué)模型的全自動(dòng)焦度計(jì)光學(xué)圖像系統(tǒng)的設(shè)計(jì)
- 全自動(dòng)焦度儀光學(xué)系統(tǒng)是產(chǎn)品設(shè)計(jì)的核心，為了提高自動(dòng)焦度計(jì)的測(cè)量精度，提出一種新的測(cè)量圖像。該圖像在建立了16點(diǎn)數(shù)學(xué)模型并推導(dǎo)了鏡片相關(guān)參數(shù)的計(jì)算方法。該算法將16個(gè)點(diǎn)分為四組進(jìn)行計(jì)算，并取各組計(jì)算結(jié)果
- 關(guān)鍵字： 自動(dòng)焦度計(jì) 16點(diǎn)數(shù)學(xué)模型 FPGA 面陣CCD
在選用FPGA進(jìn)行設(shè)計(jì)時(shí)如何降低功耗
- 傳統(tǒng)意義上，ASIC和CPLD是低功耗競(jìng)爭(zhēng)中當(dāng)仁不讓的贏家。但是由于相對(duì)成本較高，且用戶對(duì)高端性能和額外邏輯的要求也越來越多，在低功耗應(yīng)用中使用CPLD正在失去優(yōu)勢(shì)。ASIC也面臨相同的風(fēng)險(xiǎn)。而例如FPGA這樣日益增長(zhǎng)的可編程半導(dǎo)體器件正逐步成為備受青睞的解決方案。
- 關(guān)鍵字： 低功耗 ASIC CPLD 可編程半導(dǎo)體器件
fpga-to-asic介紹
您好，目前還沒有人創(chuàng)建詞條fpga-to-asic!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga-to-asic的理解，并與今后在此搜索fpga-to-asic的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga-to-asic的理解，并與今后在此搜索fpga-to-asic的朋友們分享。 創(chuàng)建詞條
fpga-to-asic電路
fpga-to-asic相關(guān)帖子
fpga-to-asic資料下載
fpga-to-asic專欄文章
熱門主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473