fpga-to-asic 文章 進入fpga-to-asic技術(shù)社區(qū)
基于DSP EMIF口及FPGA設(shè)計并實現(xiàn)多DSP嵌入式系統(tǒng)
- 在實時圖像處理、雷達信號處理、軟件無線電、電子對抗、3G數(shù)值仿真計算中,單DSP無法滿足實時性和高速運算量要求,往往需要多DSP進行協(xié)同處理。本文針對DSP的EMIF接口和FPGA的特點,設(shè)計8個DSP通信的嵌入式系統(tǒng)。
- 關(guān)鍵字: 多DSP嵌入式系統(tǒng) EMIF FPGA
基于FPGA的電子攝像系統(tǒng)的穩(wěn)像設(shè)計
- 穩(wěn)像系統(tǒng)的反應(yīng)速度是電子穩(wěn)像要解決的關(guān)鍵技術(shù)之一。傳統(tǒng)的基于“攝像機-圖像采集卡-計算機”模式的穩(wěn)像系統(tǒng)、圖像檢測和匹配算法全部由計算機以軟件方式實現(xiàn)。盡管當(dāng)今計算機的性能很高,能夠部分滿足單傳感器電子穩(wěn)系統(tǒng)的實時處理要求,但在以下幾個方面有著難以解決的問題:首先,其固有的串行工作方式使得單計算機難以適應(yīng)其于多傳感器視頻處理系統(tǒng)的實時穩(wěn)像,阻礙了在實際中的應(yīng)用adw欠,傳統(tǒng)的圖像采集卡中能將采集圖像數(shù)據(jù)實時傳輸給計算機,而不能傳輸給標(biāo)準(zhǔn)接口的視頻監(jiān)視設(shè)備lk之很多應(yīng)用場合對聽要求很高。因此,研制專用的電
- 關(guān)鍵字: 隔行掃描 電子穩(wěn)像系統(tǒng) FPGA
基于FPGA和PCI的AFDX終端接口卡設(shè)計
- 航空電子全雙工交換式以太網(wǎng)(AFDX)是在商用以太網(wǎng)的基礎(chǔ)上經(jīng)過改進實時性和可靠性建立起來的。依據(jù)ARINC664規(guī)范第7部分對終端接口卡時延和抖動的性能要求,提出基于FPGA和PCI的AFDX終端接口卡的整體設(shè)計方案,對發(fā)送和接收模塊等關(guān)鍵模塊進行了設(shè)計,并分析了PCI接口驅(qū)動程序。測試結(jié)果表明,該接口卡實時性好、傳輸速率高、穩(wěn)定可靠,符合AFDX協(xié)議標(biāo)準(zhǔn)。
- 關(guān)鍵字: 全雙工交換式以太網(wǎng) 實時性 FPGA
基于FPGA的四通道視頻縮放引擎的研究及設(shè)計
- 設(shè)計了一種可實現(xiàn)4路視頻信號縮放和幀率轉(zhuǎn)換的電路架構(gòu)。視頻信號依次經(jīng)過縮小模塊、幀率轉(zhuǎn)換模塊以及放大模塊,有效地減少了幀率轉(zhuǎn)換對存儲器帶寬的需求。
- 關(guān)鍵字: 幀率轉(zhuǎn)換 加權(quán)均值算法 FPGA
LTE上行DFT/IDFT的一種設(shè)計實現(xiàn)
- MSL4163提供1MHz I2C串口,器件包括先進的PWM引擎以及片上EEPROM等。主要用在電視和臺式電腦監(jiān)視器、醫(yī)療、工業(yè)儀表和汽車音/視頻顯示器。本文介紹了MSL4163/MSL4164主要特性、方框圖和典型應(yīng)用電路、級聯(lián)連接電路。
- 關(guān)鍵字: 3GPP協(xié)議 流水線結(jié)構(gòu) FPGA
基于FPGA的級聯(lián)H橋多電平變流器CPS-PWM觸發(fā)脈沖快速生成
- 提出一種基于現(xiàn)場可編程門陣列(FPGA)及不對稱規(guī)則采樣的級聯(lián)H橋型變流器觸發(fā)脈沖的快速生成方法。詳細分析了基于不對稱規(guī)則采樣的載波相移SPWM(CPS-SPWM)觸發(fā)脈沖的快速生成原理。重點介紹了基于FPGA的CPS-SPWM觸發(fā)脈沖快速生成的實現(xiàn)方法。理論分析和實驗結(jié)果表明,在既沒有增加采樣頻率,又沒有增加計算量的情況下,相對基于對稱規(guī)則采樣的CPS-SPWM脈沖生成方法,該方法具有較快的生成速度,并可廣泛應(yīng)用于DSTATCOM等高壓級聯(lián)H橋多電平變流器觸發(fā)脈沖的快速生成。
- 關(guān)鍵字: 脈沖形成 CPS-SPWM技術(shù) FPGA
數(shù)字基帶預(yù)失真系統(tǒng)中環(huán)路延遲估計的FPGA實現(xiàn)
- 基于FPGA芯片Stratix II EP2S60F672C4設(shè)計實現(xiàn)了數(shù)字基帶預(yù)失真系統(tǒng)中的環(huán)路延遲估計模塊。該模塊運用了一種環(huán)路延遲估計新方法,易于FPGA實現(xiàn)。同時,在信號失真的情況下也能給出正確的估計結(jié)果。Modelsim SE 6.5c的時序仿真結(jié)果和SignalTaps II的硬件調(diào)試結(jié)果驗證了模塊的有效性。
- 關(guān)鍵字: 數(shù)字基帶預(yù)失真系統(tǒng) 環(huán)路延遲估計 FPGA
fpga-to-asic介紹
您好,目前還沒有人創(chuàng)建詞條fpga-to-asic!
歡迎您創(chuàng)建該詞條,闡述對fpga-to-asic的理解,并與今后在此搜索fpga-to-asic的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對fpga-to-asic的理解,并與今后在此搜索fpga-to-asic的朋友們分享。 創(chuàng)建詞條
熱門主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473